図解 32 ビットマイクロコンピュータ

80386

の使い方 W.B.スルヤント著 ●オーム社



-図解 16ビットマイクロコンピュータ-80286 の使い方

(A5判 240頁)

本岡善剛 著

インテル社8086の上位にあたるマイクロ プロセッサである80286について、概要か ら各種命令、動作、プログラミングなど のポイントを、具体的かつ平易に解説し ました。

図解 16ビットマイクロコンビュータ 8086 の使い方

(A5判 190頁)


井出裕巳 著

16ビットマイクロコンピュータの中で最 も多く使われているインテル社の8086に ついて、概要から各種命令、動作、プロ グラミングなどのポイントを、具体的か つ平易に解説しました。

-図解 32ビットマイクロプロセッサ MC 68020

(A5 半 202頁)

朝日廣治 外園寛実/園岡保弘 共著 モトローラ社の MC 68020 に焦点をあて, 概要から各種命令, 動作などのポイント を, 具体的かつ平易に解説しました、



本書は、「著作権法」によって、著作権等の権利が保護されている 著作物です。 本書の全部または一部につき、無断で次に示す〔〕内のような 使い方をされると、著作権等の権利侵害となる場合がありますので 御注意ください。

〔転載、複写機等による複写複製、電子的装置への入力等〕 学校・企業・団体等において、上記のような使い方をされる場合 には特に御注意ください。 お問合せは下記へお願いします。

お問合せは下記へお願いします。 〒101 東京都千代田区神田錦町3-1 Tel. 03-3233-0641

株式会社 オーム社出版局 (著作権担当)

はしがき

今日、マイクロコンピュータはあらゆる分野に活用され、その使 用範囲もますます拡大の一途をたどっている、機種においては、 8085、8086、80286/80386と急速に技術革新が進んでおり、また、 数年前までマイクロコンピュータの主流だった8ビットCPUの 8085 は、マイクロコンピュータにたずさわっている人なら誰もが 知っている程、幅広く、多くの人達に使用されてきている、

16 ピット CPU の 8086 は、セグメンテーションという新しい概 念を導入したため、この8085を知っている技術者でも慣れるまで かなりの時間を要した事と思う、しかし、8085 同様、8086 も周知 の通り、広範囲に使用され現在に至っている。

16 ピットのマイクロプロセッサ 80286. 32 ピットのマイクロブ ロセッサ 80386 という高レベルに位置するマイクロプロセッサにも 新しい概念

- 保護機能
- 仮想メモリ ・特権準位
- ・マルチタスキング ・ページング 仮想86モード が導入されている、8085を勢知している技術者がセグメンテーショ ンで苦労したのと同様に、8086 を知っている技術者が、80386 の新 しい概念を自分のものとするまでかなりの時間を費やすことと思う、 そこで、本書を出版するに至ったわけである、

マイクロコンピュータの技術進歩に伴い、マイクロプロセッサは、 産業のあらゆる分野にわたり使用されてきており、今後一段と応用 の分野も拡大されてゆくと思われる、そこで、このように速い今日 の技術革新の下で、32 ビットの主流となるインテル社の80386 に焦 点をあて、32 ビットマイクロプロセッサとはどのようなものなのか について解説した。

本書は、8086の予備知識を持ち、これから80386の学習を始め

はしがき

る技術者の手引き書として使用していただけるようにまとめた。 80386 の新しい概念を中心に図解し、より理解しやすいように記述 した、本書が80386 を新たに学習し始める方の出発点として役立っ て頂ければ幸いである。

1987年10月

W. B. スルセント

目 次

1. 概	要
1 · 1	内 部 構 成2
$1 \cdot 2$	レジスタ3
1 · 3	動作モード5
1 · 4	特
2. ×	モリ管理サポート機能
$2 \cdot 1$	仮想メモリと実メモリ8
2 • 2	ディスクリプタテーブル······12
$2 \cdot 3$	セグメントレジスタ15
$2 \cdot 4$	メモリのアクセス17
2 • 5	ディスクリプタ19
$2 \cdot 6$	スタックセグメントディスクリプタ22
2 · 7	別名 (ALIAS)24
3. ×	モリ保護機能
3 • 1	メモリアクセス26
$3 \cdot 2$	セグメントレジスタを更新する時の保護27
3 · 3	仮想番地を変換する時の保護30
3 · 4	保護機能による例外32
4. 特	権準位保護機能
4 · 1	OS とアプリケーションプログラム36
$4 \cdot 2$	DS, ES, FS と GS の更新時の保護機能······41
$4 \cdot 3$	SS の更新時の保護機能44

$4 \cdot 4$	CS の更新時の保護機能 ·······45
	・1 コールゲート・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
$4 \cdot 4$	・2 間接制御移行における保護49
	· 3 RET 命 令 ······53
$4 \cdot 5$	特権準位保護例外コードセグメント55
_	
	りの 込みと 例外
	割り込みと例外の原因58
$5 \cdot 2$	IDT59
5 · 3	
	特権準位の保護62
$5 \cdot 5$	割り込みベクタの割り当て63
6. ¬	マルチタスク/マルチユーザシステム
$6 \cdot 1$	
$6 \cdot 2$	
$6 \cdot 3$	
$6 \cdot 4$	
$6 \cdot 5$	システムアドレスレジスタ77
	マスク切り換え
7 · 1	タスクの設定80
7 · 2	
7 · 3	
$7 \cdot 4$	タスクゲート・・・・・・87
$7 \cdot 5$	
	バックリンクの変化89
$7 \cdot 6$	
$7 \cdot 7$	
$7 \cdot 8$	ディスクリプタテーブルの項目の分類94

8.	保	護機能命令 🏢		
8	• 1	ARPL 命令,依刺	順特権準位と実効特権準位	98
8	. 2	LGDT, LIDT, S	GDT と SIDT 命令	101
8	. 3	LLDT, LTR, SI	LDT と STR 命令	102
8	· 4	VERR と VERW	命令	103
8	. 5	LAR と LSL 命令	·····	104
8	. 6	特権準位0でしか	実行不可能な命令	105
8	. 7	IOPLと関係のあ	る命令	107
8	. 8	実行可能なモード	***************************************	109
_				
9.	^	_		
9	• 1		••••••	
9	• 2		実番地	
9	• 3		ら実番地への変換例	
9	• 4		ントリー(項目)	
9	• 5		エントリー(項目)	
9	. 6			
9	. 7		on Lookaside Buffer) …	
9	8 • 6	TLBのテスト・		126
10		EMOCE F		
			ットの動作と VM ビット	
	10 · 2			
	I0 · 3		によるモート遷移	
1	l0 · 4		モート 遷移	133
]	10 · 5		における割り込みと	
			化	
	10 • 6		におけるページング	
	10 · 7			
	$10 \cdot 8$	80386 Ø OS ····		141

次

目

11. ソフトウェア開発
11・1 コールゲートの呼び出し144
11・2 ビルドファイル146
11・3 開発手順150
12. 初 期 化
12·1 初期状態152
12・2 保護モードへの遷移153
13. ソフトウェアシステムの作成
13・1 静的システム158
13・2 動的システム159
14. デバッグサポート
14・1 デバッグレジスタ164
14・2 リニアアドレスデバッグレジスタ
(DR 0~DR 3)165
14·3 ブレークポイント条件デバッグレジスタ (DR7)······166
14・4 ブレークポイントステータスデバッグレジスタ
(DR 6)168
14・5 命令実行ブレークポイントと RF フラグ169
15. 新しい命令
15・1 新しい命令のリスト172
15・2 ENTER と LEAVE 命令 ······173
15・3 ENTER 命令のアルゴリズム178
16. ディスクリプタ内の D ビット
16·1 スタックセグメントディスクリプタの D ビット182
16・2 コードセグメントディスクリプタのDピット183

	A	-><
16 ·	・3 オペランドサイズプリフィクス 66 H	186
16 •	・4 データセグメントのDピット	188
付	録	
I.	CALL, JMP と割り込み命令 ····································	189
II .	保護モードよりリアルモードへの遷移手順	·····19I
III .	ASM 386 と ASM 86 との相違	193
IV.	命令とフラグの関係	195
壶	31	199



1。概

要

80386 は高度なマイクロプロセッサで、3~4 MIP Sという高スピードを持っている。マルチタスキングオペレーティングシステム (OS) に適するように設計されており、複数の OS を同時に実行することも可能である。CPU レジスタ、およびデータバスとアドレスバスは 32 ビットであり、メモリ管理機能、メモリ保護機能とタスク切り換え機能は CPU に内蔵されている。8086、8088、80186、80188 と80286 のソフトウェア互換性を有する。

1·1 内部構成

要

80386 の内部構成は図1.1 に示すように

- バスインタフェースユニット実行ユニット
- ・コードプリフェッチユニット ・セグメントユニット
- ・命令デコードユニット ・ページングユニット

からなる、ページングユニットを除き、CPU のこれらの内部ユニットの動作は 8086 と酷似している、ページングユニットは80386 の特長の一つで、今までの インテルの CPU に見られない新しいユニットである。




図 1・1 80386 の内部構成

セグメントユニットは、命令に指定されている**論理番地をリニアアドレス**に変 換する.後で説明するように、論理番地はプログラムで指定される**仮想番地で**ある、リニアアドレスはページングユニットにより実番地に換算される。一方、ペ ージングユニットはオプションでこのユニットを使用しない場合、リニアアドレスは**実番地**そのままになる。

以上,80386の特徴の一端について述べた.このセグメントユニットとページングユニットの動作を理解することが,80386を活用する上で大切である.

1·2 レジスタ

図1.2 に示すように80386 の CPU 中に次のものがある。

- 汎用レジスター
 - システムアドレスレジスタ
- ・フラグレシスタ
- ・デバッグレジスタ
- 命令ポインタ
- コントロールレジスタ
- ヤグメントレジスタテストレジスタ

図1.2 を詳細に書き加えると図1.3 と図1.4 のようになる。




図 1・2 80386 のレジスタ

汎用レジスタは32 ビットであり、レジスタ名にEが付いている。これらのレ シスタは8086のように8ピット、または、16ピットとしても参照することが可 能である。たとえば、AX は EAX の下位の 16 ビットで AH は AX の上位の 8 ビ ットを参照する.

フラグレジスタと命令レジスタは共に32ビットであるが、使用のしかたにより CPU がこれらの下位ワードのみ(FLAGS および IP)を参照する場合がある。

今までの8086のCS, SS, DS, ES に FS, および GS, セグメントレジスタ が新しく追加される。セグメントレジスタは、16 ビットのセレクタレジスタと 64 ピットのディスクリプタレジスタからなる。これらのレジスタの役割について




図 1・4 新しいレジスタ

は、セグメントユニットの動作を説明するおりに詳しく記述する、

図 $1\cdot 3$ に示すレジスタは拡張された 8086 のレジスタとも言える、これに対し、図 $1\cdot 4$ に示すレジスタは 8086 に見られない新しいものである。

1・3 動作モード

80386 は、図1・5 に示すように三つの動作モードを有する。リセット信号を与えると CPU はリアルモードに入る。図1・4 に示される CR 0、または MSW コントロールレジスタを変更することにより、リアルモードから保護モードへ、またはその反対方向ヘモード遷移を行うことが可能である。保護モートより仮想 86 モードへ入るには IRETD 命令を実行するか、またはタスク切り換えを行う。タスク切り換え機能は 80386 の特長の一つである(7 章参照)。割り込みにより、CPU を仮想 86 モードから保護モードへ戻すことが可能である。




図 1・5 三つの動作モード

80386 は、リアルモートにおいて 8086 と同じように動作するが、主な違いは 80386 が 32 ビットのデータを処理することが可能であることにある。リアルモートの動作については、8086 の動作と似ているので本書では省略する。

保護モードにおいては、CPU が 2³² の実メモリにアクセスすることが可能であ リ、セグメントの長さが 2³² バイトになる.その上、保護機能も実施する.ペー ジング機能はオプションである.このモードにおいて、ソフトウェアが占めるこ との可能な空間である仮想メモリの概念を導入する.

仮想86モードは、保護機能を生かしながら8086のコードを実行するための動作モードである. CPU は保護モードと同様に動作するが、プログラムで指定されている論理番地を8086と同じように解訳する.

1. 概 要

1 · 4 特 長

80386 は8086 と比較した場合、次のような特長を有する。

・保護機能

・タスク切り換え機能

・メモリ管理サポート機能

・ベージング機能

保護機能の例として CPU は、セグメントの規定されている領域以外のロケーションにアクセスすることは不可能であり、また、書き込み禁止されているセグメントにデータを書き込むこともできないのである。

メモリ管理は、2³² バイトの狭い実メモリをどのようにして**複数タスク**(各タスクが最大2⁴⁶ バイトの大きさを持つ)に割り当てるかという管理法である. CPUは、このメモリ管理をサポートする機能を内蔵する.

複数タスクが同時に実行する場合、タスクとタスクの間の切り換えは CPU の ファームウェアで行われる。このようなタスク切り換え機能は、マルチタスクシ ステムを実施するのに非常に役立つ。

セグメントの長さはさまざまであるので、メモリ単位として不都合になる場合がある。そこで、長さが一様なメモリ単位であるペーシを導入する。実メモリをページ単位で取扱うことを可能にするのは、ページング機能である。メモリの単位が一様であるので、セグメンテーションの不都合をなくすことが可能である。

2. メモリ管理 サポート機能

80386 においてアクセス可能な実メモリの大きさは 2³² バイトあり、複数タスクをサポートし、各タスクの大きさは最大 2⁴⁶ バイトである。そこで、実メモリをどのようにして複数タスクに割り当てるかというメモリ管理問題が出てくる。このメモリ管理は通常オペレーティングシステム (OS) の仕事であるが、80386 はメモリ管理をサポートする機能を内蔵している。

2・1 仮想メモリと実メモリ

図2・1 に示すのは、仮想メモリ(仮想空間)と実メモリである。仮想メモリは プログラムが占める空間で、その大きさは2¹⁶ バイトである。一方、実メモリは CPU がアクセスすることができるメモリで、その大きさが2¹² バイトである、 実メモリの大きさはCPU のアドレスバスの幅で決まるが、仮想メモリの大きさ はCPU の内部アーキテクチャで定まる。




図 2・1 仮想メモリと実メモリ

8086 の場合、プログラムが占めるメモリは CPU がアクセスするメモリと一致し、その大きさが 1 M バイトであるのに対し、前記で述べたように 80386 の場合、仮想メモリは実メモリと区別し、その大きさも異なるということは矛盾と思えるが、このように考えれば仮想メモリの概念は理解しやすくなる。つまり、仮想メモリはプログラムが占めることのできる空間で、実際はディスクのようなメモリで実現する。ユーザはプログラムを書く時、そのプログラムはディスクに格納されるので 246 バイトまでプログラムを書くことが可能である。と思ってよいしかし、プログラムを実行する際、実メモリヘロードしなければならない。ところが、実メモリの大きさはたった 232 バイトなので実メモリの割り当ては問題になり、メモリ管理が必要になってくる。すなわち、232 バイトの挟い実メモリを246 バイトの大きなプログラムにどのようにして割り当てできるかという問題が出

てくる。このメモリ管理、またはメモリ割り当ては OS により行われるが、CPU はメモリ管理をサポートする機能を内蔵する。

プログラムをコーディングする場合、実メモリの番地(実番地)を直接に指定することは不可能であるということは周知のことと思う. だが、プログラムは仮想メモリを占めるので、プログラムで指定されるのは仮想番地である. 仮想番地とは、仮想メモリにおけるロケーションの番地であり、プログラムで指定される番地なので論理番地とも呼ばれる.

プログラムの占める仮想メモリを図2・2 に示す. 8086 のようにプログラムは 複数のセグメントからなる. 図2・2 に一つのデータセグメントが示され、その中 に ALPHA という変数 (ロケーション) がある. プログラムでは、ALPHA の仮 想番地は論理番地のフォーマットで指定される。




図 2・2 仮想メモリ番地指定しかた

たとえば、AL レジスタの内容をこのロケーションに転送するには次のような命令でする。

MOV FS: ALPHA, AL

FS:ALPHAは、ALPHAというロケーションの仮想番地の論理番地フォーマットである。8086 のように ALPHAは、ALPHAという変数が格納されているセグメントの先頭からこのロケーションまでのオフセットである。一方、FSはセグメントレジスタで、FSの他に DS、ESと GSも使用することが可能である。ただ 8086 と違い、FS の内容がセグメントのベースでなく、セグメントのセ

2、 メモリ管理サポート機能

レクタという新しい概念である。下記のように、セレクタはセグメントを間接的 に指定する。

プログラムで取り扱うすべての番地は、論理番地フォーマットで指定される仮想番地である。セグメントの大きさは 2³² バイトであるので、ALPHA のように指定されるオフセットも 2³² バイトである。したがって、オフセットは 32 ビットである。FS のようなセレクタレジスタは図1・3 に示すように 16 ビットであるが、論理番地として実際に使われるのは、その上位の 14 ビットである。よって、仮想奉地は正味 46 ビットで、仮想空間の範囲は 2⁴⁶ バイトになる。

また、図 2・3 に示すように 80386 は、プログラムで指定されている 46 ビットの仮想番地を 32 ビットの実番地に変換して解訳する。それは、CPU のアドレス バスが 32 ビットで 2³² バイトの実メモリしかアクセスできないからである。46 ビットの仮想番地を 32 ビットの失番地に変換する機能は、CPU の中のセグメントユニットに内蔵されている。




図 2・3 仮想番地から実番地へ

16 ピットのセレクタは図2・4 に示すように、セグメントユニットにより32 ピットのセグメントの先頭番地に変換する。8086 の場合、セグメントレジスタの内容がセグメントのペースでこれを先頭番地に換算するには、単に4回左シフト(16を乗算)するだけだが、80386 の場合、16 ピットのセレクタを32 ピットのセグメントの番地に換算するには複雑な変換を行う。詳細に述べると、セレクタの16 ピットのト位14 ピットのみを変換に使用する。ロケーションの実番地は




図 2・4 論理番地換算の比較

セグメントの32 ビットの先頭番地に、論理番地に指定されているオフセットを加算して得られる。

2・2 ディスクリプタテーブル

前述した仮想番地から実番地への変換をするには、ディスクリプタテーブルが必要である。ディスクリプタテーブルはプログラムと同様に仮想メモリに存在し、プログラムを実行する時に実メモリにロードしておく、図 2・5 に示すように、ディスクリプタテーブルにディスクリプタはプログラムセグメント数だけ登録されている。ディスクリプタは8 バイトからなり、プログラムセグメントを記述し、その内容はセグメントの先頭番地、大きさと属性である。CPU は、仮想番地のセレクタによりディスクリプタテーブルからディスクリプタを一つ適定する、以上、ディスクリプタテーブルをディスクリプタの配列として取り扱い、セレクタの上位の13 ビットを配列の添字とし、ディスクリプタを選出する。そのディスクリプタの中に格納されているセグメントの先頭番地を読み取り、前述した番地変換を行う。





図 2・5 ディスクリプタテーブル

CPU がディスクリプタの中の先頭番地を読み取るには、ディスクリプタの実番地を知らなければならない、CPU の中にディスクリプタテーブルレジスタが存在し、その中にディスクリプタテーブルの先頭番地が格納されている、インデックスというセレクタの上位の13 ビットに8を乗奪し、その結果をディスクリプタテーブルの先頭番地に加算するとディスクリプタの実番地になる(8を乗奪

するのは、ディスクリプタの大きさが8パイトであるからである)。このようにセレクタを利用し、セグメントの先頭番地をディスクリプタテーブルより見つけ、そのセレクタはセグメントを間接的に指定すると言える。

以上述べたように、80386 ソフトウェアは単なるプログラムからだけなるのではなく、仮想番地から実番地への変換に使われるディスクリプタテーブルも必要とする。したがって、8086 のコードにディスクリプタテーブルは含まれていないので、保護モードで実行することは不可能である。保護モードのソフトウェアには、ディスクリプタテーブルがなければならない。

セレクタのフォーマットを図2・6 に示す。前述したように、セレクタの上位の13 ビットのフィールドをインデックスという。インデックスは、ディスクリプタが登録されているディスクリプタテーブル中のエントリーの途字である。セレクタのビット 2 を TI ビットという。ディスクリプタテーブルは二つあり、LDT と GDT と呼ばれる。TI ビットは GDT、または LDT を選択する。つまり、TI ビットが0 の場合、GDT のディスクリプタを選定し、TI ビットが1 の場合、LDT のディスクリプタを選定する(GDT と LDT のディスクリプタテーブルレジスタを、それぞれ GDTR と LDT Rと言う。GDT と LDT の違いについては 6・2 節に記述してある)。セレクタのビット 0 と 1 を RPL といい4・2 節で説明する。



2. メモリ管理サポート機能

ディスクリプタ中に格納されているセグメントの先頭番地を管理することにより、 実メモリをプログラムにセグメント単位で割り当てて管理することが可能である。セグメントの先頭番地の管理は OS の仕事で、 メモリ管理という。 CPU ファームウェアの役割はディスクリプタテーブルにより、 プログラムで指定されている仮想番地を実番地に変換する。 この CPU ファームウェアの機能は、メモリ管理をサポートする機能で、 CPU の中に内蔵されている。

仮想番地は, 次のフォーマットで表される.

セグメントレジスタ:オフセット

例 FS:ALPHA

FS:ALPHAのような番地は、仮想メモリにあるロケーションの番地なので 仮想番地という。また、この番地はプログラムで指定されている番地で、実際の 実番地ではないので論理番地とも呼ばれる。以下、次節についても仮想番地と論 理番地の両方を使用して説明を行っていくが、同じ意味を表している。

2・3 セグメントレジスタ

CPU がディスクリプタテーブルにより、仮想番地を実番地に変換する機能を 実施するのに、ディスクリプタテーブルにアクセスしなければならないので時間 がかかり、CPU のスピードを低下する。そこで、ディスクリプタテーブルの代 わりにセグメントレジスタを利用する。

図2・7 に示すセグメントレジスタは、16 ビットのセレクタレジスタと64 ビットのディスクリプタレジスタからなる。ディスクリプタレジスタの内容は、ディスクリプタテーブル中に登録されているディスクリプタの複写であり、CS、SS、DS、ES、FS と GS という六つのレジスタしかないので、六つのディスクリプタの複写しか格納されない。




図 2・7 セグメントレジスタの構成

CPU が仮想番地を実番地に変換する時、一般的にメモリにアクセスすると思 われがちだが、実際にはディスクリプタテーブルにアクセスせず、ディスクリプ タレジスタを参照するので、高スピードで番地を換算することが可能である。

以下、具体例を示す.

例1 MOV AH.FS:ALPHA

FS:ALPHA という仮想番地を実番地に変換する際、図2.8 に示すようにFS

2. メモリ管理サポート機能



例2: PUSH EAX (2.6 新 を 参照のこと)



例3:命令を取り出す




図 2・8 ディスクリプタレジスタによる実番地の計算

のディスクリプタレジスタを参照し、ディスクリプタレジスタに格能されている セグメントの先頭番地を使用する.

例2 PUSH EAX

EAX レジスタの内容をスタックの SS: ESP という 仮想番地にブッシュするが、その実番地は、SS のディスクリプタレジスタに格納されているセグメントの先頭番地に、ESP レジスタの内容をオフセットとして加算する(スタックセグメントについては 2・6 節を参照のこと)。

例3 命令を取り出す

CPU は命令をフェッチする際、CS:EIP という仮想番地から取り出す。この時に CS のディスクリプタレジスタに格納されているセグメントの先頭番地に、 EIP レジスタの内容をオフセットとして加算し、実番地を計算する。

2・4 メモリのアクセス

テータセグメントにアクセスするプログラム例をあげる。

ASM 386 では、ASM 86 のようにセグメントを次のように定義する。

DATA SEGMENT

ALPHA DB

DATA ENDS

ALPHAというロケーションの内容のAHレジスタへの転送は、次の命令で行う。

MOV AX, DATA	1)	
--------------	---	---	--

- (1) MOV AX, DATA MOV AX, DATA という命令に指定されている DATA は、8086 と同様にセグメントの名称であるが、この命令を実行可能な命令に翻訳する時に、DATA はこのセグメントを記述するディスクリプタのセレクタとなる。
- (2) MOV FS、AX MOV FS、AXという命令を実行する際、図2-9に 示すように二つのデータ転送を行う。
 - (a) FSのセレクタレジスタに、DATAに対するセレクタの値を転送する。
- (b) セレクタが指し示したディスクリプタを、ディスクリプタテーブルより FS のディスクリプタレジスタにロードする。

MOV FS,AXのようなセグメントレジスタを更新する命令を実行する際、 CPU がディスクリプタテーブルにアクセスするので時間がかかるが、このよう な命令はまれにしか実行しない。

ここではFS レジスタを例としてあげたが、DS、ES とGS のセレクタとディスクリプタレジスタの更新も同様に行われる。また、セグメント間の JMP と CALL 命令を実行する際、CS のセレクタとディスクリプタレジスタが更新される。CS のディスクリプタレジスタは行き先のセグメントのディスクリプタでロードされ、CS のセレクタレジスタはそのセグメントを記述するディスクリプタのセレクタで更新される。

2. メモリ管理サポート機能




図 2・9 セグメントレジスタの更新

(3) MOV AH, FS: ALPHA MOV AH, FS: ALPHA という命令に 指定されているFS: ALPHA は仮想番地である。だが、前述したように、CPU がこの仮想番地を実番地に変換する時、ディスクリプタテーブルにアクセスせず、 FS のディスクリプタレジスタにロードされたセグメントの先頭番地を使用する。 ディスクリプタレジスタはセグメントレジスタを更新する際、CPU のファー

カイスクップラレンステはピップンドレンステモを利する時、CFUのファームウェアにより自動的にロードされるが、プログラムの命令でディスクリプタレジスタの内容を読み取ることは不可能である。

2.5 ディスクリプタ

ディスクリプタはセグメントを記述し、そのフォーマットは図 $2\cdot10$ に示すように8パイトからなる。ディスクリプタ中に、20ビットのセグメントの大きさ、32ビットのセグメントの先顕番地、8ビットのアクセスパイト、Gビット、Dビットと予約の2ビットが登録されている。セグメントの大きさは、セグメントのパイト数マイナス1に等しい。Gビットが0の場合、セグメントの大きさの単位はパイト、そしてGビットが1の場合、セグメントの大きさの単位はバイト、そしてGビットが1の場合、セグメントの大きさは最大1Mパイトである。したがって、Gビットが0の場合、セグメントの大きさは最大1Mパイトで、Gビットが1の場合、その大きさは最大4Gパイトである。以下に具体例を示す。



図 2・10 ディスクリブタのフォーマット

Gビット	セグメントの大きさ	セグメントのバイト数
0	1FFFFH	1FFFFH+1=20000H
1	1FFFFH	1FFFFOOOH-1FFFFFFFH

セグメントの先頭番地は、セグメントの最低の実番地である。ディスクリプタ 中のアクセスバイトを図2・11 に示す。コードセグメントとデータ、またはスタ ックセグメントにおけるアクセスバイトのビットの意味は、内容的にそれぞれ異 なる。

Rビットが1の場合、コードセグメントの内容をデータとして読み取ることが 可能であることを意味する。

R ビットが0の場合、コードセグメントの命令を実行することは可能であるが、 データとして誌み取ることは不可能であることを意味する。

2. メモリ管理サポート機能






図 2-11 アクセスバイト

 \mathbf{W} ビットが1の場合、データセグメントにデータを書き込むことが可能である ことを示す。

W ピットが0の場合,データセグメントを読み取ることが可能であるが、書き 込むことは不可能であることを示す。

Dビットは、コードまたはスタックセグメントのアクセスと関係がある。CPU がコードまたはスタックセグメントにアクセスする際、アクセスするロケーションのオフセットが命令に明確に指定されていない場合に限って、Dビットの値によりロケーションのオフセットの範囲は決まる。どのように決まるかというと、Dビットが0の場合、オフセットは16ビットで、Dビットが1の場合、オフセットは32ビットとなる。具体例を下表に示す。

	アクセスする仮想番地	
	D=0	D=1
命令取り出し	CS: IP	CS:EIP
POP、PUSH等によるスタックアクセス	ss:sp	SS:ESP

命令取り出しの場合、コードセグメントを記述するディスクリプタのDピットを見る、スタックのアクセスの場合、スタックセグメントを記述するディスクリプタのDピットを見る、命令により、そのオペランドの大きさがコードセグメントのDピットで決まる場合がある。以下具体例を示す。

命令		スタックにブッシュされるデータ		
		D=0	D=1	
PUSH	DS	16ピット	32ビット	

Dビットについては16章を参照のこと。また、アクセスバイトのビットは、次の章で説明する。

RとWビット……3章

DPL ビット ……4·1 節

C ビット ……4·5 節

PとAピット ……9・1 節

2·6 スタックセグメント ディスクリプタ

CPU はスタックセグメントとのデータを転送する時に、SS:ESP という論 理番地にアクセスする。普通 ESP レジスタの初期値が 0 で、最初の 32 ピットの データをスタックにブッシュすると、図 2・12 に示されるように ESP レジスタの 内容は OFFFFFFFCH となる。スタックセグメントは最高番地から始まり、低い番地へと向って使用されるので、この最初の 32 ピットのデータがスタックセグメントの最高番地に格納される。CPU のセグメントユニットは、スタックの 事番地を他のセグメントと同様に次のように計算する。

スタックの実番地=スタックのディスクリプタに格納されている実番地 +ESP レジスタの内容

図2・12 に示すように、かりにスタックのディスクリプタの内容が次の値になっている場合

スタックの実番地=4384H

最初にプッシュされる32ビットのデータは、次の実番地に格納される.

格納番地=4384H+ESP レジスタの内容

=4384H + OFFFFFFFFFH

= 4383H (スタックの最高の実番地)

スタックディスクリプタの中に格納されている実番地は、スタックの最低番地



図 2・12 スタックセグメントとそのディスクリプタ

ではない、ディスクリプタに格納されている実番地は、アクセスするスタックの 実番地を計算する際使用される値に過ぎない、前述したようにアクセスする実番 地は、ディスクリプタに格納されている実番地に、オフセットである ESP レジ スタの内容を加算することにより得られる。

図2・12 に示すようにディスクリプタの中には、スタックの大きさとしてOFF FFEH という値が格納されている。G ビットが1であり、2・5 節で説明したように、スタックの単位がOFFFH バイトになる。したがって、スタックの大きさとして、実際にOFFFFEFFH という値を使用する。ディスクリプタ中に格納されているスタックの大きさの値は、実際の長さを示しているものではない。スタックにアクセスする時に、ESP レジスタの内容をオフセットとして使用するが、スタックの場合低い番地へ向かって使用されるので、ESP レジスタの内容を減らし、スタックにアクセスする。スタックの領域以下にアクセスするかいなかを、ESP レジスタの内容とOFFFFEFFFH とを比較して調べる(3・3 節参照)。つまり、ESP レジスタの内容 <OFFFFEFFFH の場合、スタック領域以下の番地にアクセスする事を意味する。したがって、スタックにおけるセグメントの最低の実番地は、次のように計算される。

ディスクリプタの中の実番地= 4384H+) ディスクリプタの中の大きさ=OFFFFEFFFHスタック領域以下の実番地 = 3383H

+)

スタックの最低の実番地 = 3384H

ディスクリブタの中に格納されているスタックの大きさの値は、スタックの長さを示すものでなく、スタック領域以外の番地にアクセスするかいなかを調べるために、ESP レジスタの内容と比較する値である。

上記の例で使用されるスタックのデータをまとめると、次のようになる.

ディスクリプタに格納されている値	スタックの実書地
実番地=4384日	最高=4383H
大きさ=OFFFFEH	最低=3384H
(単位=OFFFH)	バイト数=4 K

2·7 別名 (ALIAS)

二つ以上のディスクリプタが同一セグメントを記述する場合、他のディスクリプタを別名という。図2·13 に別名例を示す。この図に示すように、同一コードセグメントに、本ディスクリプタと別名がある。本ディスクリプタはそのセグメントをコードセグメントとして記述するが、別名は同一セグメントを書き込み可能なデータセグメントとして記述する。




図 2・13 別 名

前述した別名例は、次のように応用される。コードセグメントにブレークポイントである INT 3 命令(命令コード OCCH)を挿入する場合、本ディスクリプタを使用すると、コードセグメントにデータを書き込めないので例外となる。しかし、別名を使用するとコードセグメントがデータセグメントとして見られるので、ブレークポイントを挿入することが可能である。

MOV AX,24………(本ディスクリプタのセレクタ)

MOV FS,AX(例外である)

MOV AX,32 \(別名のセレクタを使用すると

上記したように、別名とはセグメントを書き込み可能なデータセグメントとして記述する別のディスクリプタである。

3. メモリ保護機能

メモリ保護機能は、コードセグメントへの書き込み、セグメントに規定されている領域以外でのロケーションのアクセス等のプログラムが不法な動作をすることを禁止する。このようなことを禁止することができれば、プログラムが暴走する前に、例外が発生して暴走する確率が少なくなり、ソフトウェアの信頼性が高まる。ソフトウェアの開発が完了し、システムをお得意先へ出荷した後のプログラム暴走問題の大部分は解決されるであろう。

3・1 メモリアクセス

2.4 節で記述したように、メモリにアクセスするには2段階の命令を実行する。 第1段階では、セグメントレジスタにセグメントを記述するディスクリプタのセ レクタを転送する。たとえば、次のような命令を実行する。

第2段階では、アクセスするメモリのロケーションの論理番地を指定する命令 を実行する.一例として次の命令をあげる.

(1)の命令はアクセスするセグメントを指定し、(2)の命令はロケーション の論理番地を指定する。この両方の命令を実行する時に、80386 中に内蔵されて いるメモリ保護機能が働く、以下、その保護機能について解説する、

1 段階の命令は当然セグメントレジスタを更新するが、次のような事象も、また、セグメントレジスタを更新する。
① セグメントレジスタを更新する。
② セグメント 間 CALL 命令の実行
② セグメント間 JMP 命令の実行
③ 割り込みの発生
④ タスク切り換え
また、第 2 段階の命令はデータセグメントにアクセスするが、CPU が命令
を取り出す際、コードセグメントに、POP、PUSHのような命令を実行する
時、スタックセグメントにアクセスする。

3.2 セグメントレジスタを 更新する時の保護

プログラムの進行と共に、セグメントレジスタが更新される。3・1 節で解説したセグメントを指定する命令は、セグメントレジスタ更新の一例である。その他の例は、セグメント間 CALL と JMP 命令等がある。

ここで3・1節の命令をもう一度例としてあげる。

MOV FS, AX

2・4 節で解説したように、上記の命令を実行する際、二つのデータ 転送が行われる。

- (1) セレクタである AX レジスタの内容を FS セレクタレジスタに転送する.
- (2) セレクタが指し示したディスクリプタをディスクリプタテーブルより FS ディスクリプタレジスタにロードする.しかし、CPU のファームウェアは、 この二つのデータ転送を行う前にセレクタ、そして、そのセレクタが指し示した ディスクリプタが正しいかいなかを確認する.ディスクリプタをディスクリプタ テーブルよりロードするには、ディスクリプタの実番地を知らなければならない。 図3・1 に示すように、ディスクリプタの実番地は、ディスクリプタテーブルレジ




図 3・1 インデックスの確認

3. メモリ保護機能

スタに格納されているディスクリプタテーブルの先頭番地に、インデックス*8 を加算することにより得られる。だが、ディスクリプタの実番地が、ディスクリプタテーブル以内になければならない。つまり、ディスクリプタのオフセットであるインデックス*8が、ディスクリプタテーブルの大きさよりも小さい値になっていなければならない。図3・1 に示すように、ディスクリプタテーブルの大きさも、ディスクリプタテーブルレジスタに格納されている。

DS, ES, FS と GS のセレクタレジスタに 0 のセレクタを転送しても良いが、 CS と SS セレクタレジスタに 0 のセレクタを転送することは不可能である。以 上、まとめてみると、セレクタが次の条件を満たさなければならない。

- (1) CS、SS レジスタの場合、セレクタの値が 0 以外であること。
- (2) インデックス *8+7≤ディスクリプタテーブルの大きさ

上記の条件を満たす場合、ロードされるディスクリプタ中のアクセスバイトを確認する。アクセスバイトの内容は正しい値でなければならない。0 が不正な値の一例である。また、表3・1 に示すように、ロード可能とロード不可能なアクセスバイトがある。この表の Y はロード可能なアクセスバイト、N はロード不可能なアクセスバイトを示す。次に例を示す。

(1) **ビットS**=1, **E**=0, **W**=0 (データセグメントを記述するディスクリプ タのアクセスパイト)

MOV FS, AX

上記の命令が正常に実行される.

(2) ヒットS=1, E=1, R=0 (読み取り禁止のコードセグメントのアクセ

	S=1 (プログラムセグメント)				
2レクタ	E=0(データ/スタックセグメント)		E=1 (コードセグメント)		S=0
レジスタ	W=0 書き込み禁止	W=1 書き込み可能	R=0 読み取り禁止	R=1 読み取り可能	(その他)
CS	N	N	Y	Y	Υ
S	Y	Y	N	Y	N
ES	Y	Y	N	Y	N
s	Y	Y	N	Y	N
GS	Y	Y	N	Y	N
SS	N	Y	N	N	N N

表 3・1 セグメントタイプの条件

スパイト)

MOV GS.AX

上記の命令が実行不可能である。

まとめると、アクセスバイトは次の条件を満たさなければならない。

- (1) アクセスバイトのビットパターンが正しい。
- (2) アクセスバイトが表3・1の条件を満たす。


保護モードにおいて、80386はプログラム暴走の原因となるような、次のこ

3・3 仮想番地を変換する時の保護

実メモリにアクセスする時、そのロケーションの仮想番地を実番地に変換するが、80386 はディスクリプタテーブルにアクセスせずにディスクリプタレジスタを参照する。3・1 節で解説した仮想番地を指定する命令が、実メモリアクセスの一例である。その他の例は、命令の取り出し、POP/PUSH 命令によるスタックのアクセス等がある。ここで、3・1 節の命令をもう一度例としてあげる。


MOV FS: ALPHA, AH

ALPHA はロケーションのオフセットであるが、セグメントの大きさより小さ い値を持たなければならない。80386 は図3・2 に示すように、FS のディスクリプ



条件: ALPHA 三大きさ





条件:オフセット/EIP < リミット

条件:ESP>リミット

図 3・3 セグメントの使用可能な領域

タレジスタにロードされたセグメントの大きさと比較し、ALPHA を確認する.

図3・3 に示すように、データとコードセグメントの場合、オフセットが大きさ(リミット) より小さい値を持たなければならない。しかし、スタックセグメントの場合、最高の番地から始まり領域にアクセスするので、オフセットである ESP レジスタの内容がリミットよりも大きな値を持たなければならない(2・6 節を参照のこと).

また、セグメントの属性により、セグメントのアクセスが不可能になる場合がある。つまり、アクセスバイトの R、または W ビットの値によりアクセスが禁止される場合がある。 $2 \cdot 5$ 節で解説したように、これらのビットの値は次の意味を持つ。

 $R = \begin{cases} 0: 読み取り不可能なコードセグメント \\ 1: 読み取り可能なコードセグメント \\ W = \begin{cases} 0: 書き込み不可能のデータセグメント \\ 1: 書き込み可能なデータセグメント \end{cases}$

以下、例をあげる.

(1) R=1 (読み取り可能なコードセグメント)

MOV FS,AX (3·2 節により実行される)

MOV FS:LABEL1,BX (コードセクメントなので書き込みでき ず実行されない)

(2) W=O (書き込み不可能なデータセグメント)

MOV FS,AX (3·2 節により実行される)

MOV FS:ALPHA,BX (実行されない)

最後に、0 セレクタを持つ仮想番地は、実番地に変換されずメモリのアクセス も実現不可能になる。例を示す・

MOV AX.O

MOV FS.AX (3·2 節により実行される)

MOV BX,FS:ALPHA (実行されない)

仮想番地を実番地に変換する時の条件をまとめる.

- (1) オフセットが使用可能な領域内にある。
- (2) セグメントタイプが正しい。
- (3) セレクタが0以外である.

3・4 保護機能による例外

3・2 節と3・3 節で述べたように、メモリ保護機能はセグメント単位で実施され、 図3・4 にまとめられる。3・2 節で解説した条件を満たさない場合、障害が発生する。障害が起きると、命令を実行せずに例外処理に入る。割り込み処理が終了したら同一命令に戻る。

障害が発生した場合、EFLAGS フラグレジスタと戻る番地の他に、エラーコ



図 3・4 メモリ保護機能





図 3・5 例外処理のスタック

ードもスタックにブッシュされる.スタックの状態を図3・5 に示す。エラーコードのビット2 は TI ビットである。インデックスが IDT の添字の場合、ビット 1 がセットされる.IDT は保護モードの割り込みベクタテーブルである。(5 章で説明する)。割り込み原因が外部原因の場合、ビット 0 がセットされる。だが、保護機能で発生する例外の場合、ビット 0 がリセットされる。また、仮想番地を実番地に変換する際発生する障害の場合、エラーコードが 0 になる。つまり、3・3 節で解説した条件を満たさない場合、エラーコード 0 をスタックにブッシュする (例外も5 章で説明する)。



4. 特権準位保護機能

一般的にコンピュータソフトウェアは、オペレーティングシステム (OS) とアプリケーションプログラムからなる。アプリケーションプログラムがOSのデータを変更することができると、システム全体の動作に影響するので、これを避けなければならない、特権単位保護の機能の一つは、タスクの待ち行列等のようなOSのデータを、アプリケーションプログラムから保護する。特権単位保護機能を利用することにより、より信頼性の高いソフトウェアシステムを構築することが可能である。

4・1 OS とアプリケーション プログラム

図4・1 に、OS とアプリケーションプログラムからなるソフトウェアの例を示す。OS 中にある READ\$FILE というプロシージャは、ディスクに存在するファイルの内容を、アプリケーションプログラム中のデータセグメントにあるバッファに転送する。アプリケーションプログラムが、このプロシージャを次のように呼び出す。

CALL READSSFILE (FILE_NAME, BUFFER, COUNT)


ただし、FILE_NAME:ディスクに存在するファイルの名称、BUFFER: アプリケーションプログラムのバッファのポインタ (論理番地)、COUNT: 転送するバイト数、


OS 中には、ほかにこのようなプロシージャがたくさんある。たとえば、WRI TESFILE というプロシージャは、アプリケーションプログラム中のバッファから、ディスク上にあるファイルヘデータを転送する。アプリケーションプログラムは、このプロシージャを次のように呼び出す。

CALL WRITE\$FILE(FILE_NAME,BUFFER,COUNT) 前述したソフトウェアシステムは、最も典型的な例であり、次のような規定が

- (1) アプリケーションプログラムは OS のプロシージャを呼び出すが、OS はアプリケーションプログラムのプロシージャを呼び出すという例はない。
- (2) OS は、アプリケーションプログラムのデータをアクセスすることが可能である。しかし、アプリケーションプログラムによる OS のデータのアクセスを不可能にしなければならない。アプリケーションプログラムが OS のデータを変更することができると、システム全体に影響があり、システムの信頼性が問われる。
- (3) アプリケーションプログラムが OS のプロシージャと同一スタックを使用する場合、図 4・2 に示す問題が出てくる可能性がある. つまり、残り少ないスタックでプロシージャを呼び出す場合、プロシージャが実行する時スタックがあふれるおそれがある. OS のプロシージャが正しく書かれても、結局プログラム

ある.





37

4、特権進位保護機能




図 4・3 アプリケーションスタックと OSスタック

としては働かない。そこで、図4・3 に示すように、アプリケーションプログラムが OS のスタックと別のスタックを使用することにより、問題が解決されシステムの信頼性が高まる(スタック切り換えは 4・4・2 節で説明)。

上記のようなソフトウェアシステムにおいてアプリケーションプログラムの集合をアプリケーショングループと呼ぶ、これに対し、OS側のプログラムの集合をOSグループと呼ぶ、一般的にいえば、OSはコンピュータメーカが作成し、アプリケーションプログラムはユーザ側が書く、

かりに、ユーザがディスクのファイルより他のディスクのファイルへ複写するプロシージャを必要とする。しかし、このようなプロシージャが OS 中にないとする。そこで、ユーザが複写プロシージャを自分で書いてソフトウェアシステムに追加する。この新しいプロシージャは、OS プロシージャのようにアプリケーションプログラムに呼び出されるが、アプリケーションプログラムのように、READ\$FILE または WRITE\$FILE のような OS プロシージャを呼び出す。このような追加のルーチンには、新しいグループを結成した方が良い。つまり、アプリケーショングループと OS グループの他に、追加のルーチンのグループが必要である。

前述したソフトウェアの中のグループを、80386 アーキテクチャの用語では特権準位という。三つの特権準位があれば良いが、ディジタルシステムの世界では3 も4 も同じフィールドの幅を占めるので、80386 では四つの特権準位を用意する。OS グループは、信頼性が高いルーチンとシステムデータが属するので、高い特権準位と呼ばれ、アプリケーショングループは、OS ほど信頼性が高くない

プログラムとどのルーチンもアクセスできるデータが属するので、低い特権単位 と呼ばれる。高い特権単位と低い特権単位にそれぞれ単位0と単位3を割り付け る。また、その間にある特権単位に準位1と2を割り付ける。追加ルーチンはこ の単位に属する。

図4・4 に、三つの特権準位にあるソフトウェアシステムを示す。特権準位3 に あるのは、ユーザが書いたアプリケーションプログラムのグループである、メーカが作成した OS グループは特権単位0 に置かれ、ユーザが追加した OS ルーチンのグループをかりに特権準位1とする。図4・4 に示すように、各グループは複




図 4・4 特権準位による保護機能

4. 特権準位保護機能

数コード、データとスタックセグメントからなる。準位番号は、2・5 節で解説したディスクリプタのアクセスバイトにおける DPLの2 ピットに格納されている。 以上のように、特権準位はセグメント単位で割り当てられる。

前述したソフトウェアシステムの規定は、80386 にあらかしめ内蔵され、特権 準位による保護機能で実施される。図4・4 に示すように、次のような規定が CPU 中に内蔵されている。

- ① 特権準位の高いコードセグメントから、特権準位のより低いコードセグメントへ制御移行することは不可能である。
- ② 特権準位の低いコードセグメントが、特権準位のより高いデータセグメントにアクセスすることは不可能である.
- ③ 特権単位の低いコードセグメントから、特権単位のより高いコードセグメントへ制御移行することは可能である。しかしその際、スタックセグメントも切り換わる。言い換えると、スタックセグメントの特権単位は、その時に実行しているコードセグメントの特権単位と常に同じてあり、コードセグメントの特権単位が変われば、スタックセグメントの特権単位も変わる。

前述した保護機能を、CPU の中でいかに実施するかについて、次節以降で解説する。なお、特権保護機能の条件を満たさない場合、3・4 節で記述したように例外になる。

4・2 DS, ES, FSとGSの 更新時の保護機能

プログラムの進行とともに、DS、ES、FSとGS レジスタが更新されるが、次のような命令はその更新の一例である。

MOV FS.AX

この場合、3·2節で記述した条件の他に、次の条件を満たさなければならない。 DPL≥MAX(CPL,RPL)

図4・5 に示すように、CPLは CS セレクタレジスタのビット 0 と1 であるが、 実行しているコードセグメントの特権準位(DPL 1)に等しい、DPL は、更新 値であるセレクタが指し示したディスクリプタ中に格納されている特権準位で、 コードがアクセスしようとするデータセグメントの特権準位を示す。RPL は、 セレクタのビット 0 と1 の値である。一般に RPL は CPL の値に等しいので、 上記の条件は次のように簡略化される。

DPL>CPL

コードセグメントが、アクセスしようとするデータセグメントより高いか、ま




図 4・5 データセグメントの特権準位保護

4、特権準位保護機能

たは同じ特権準位になければならない。

RPL の値が CPL と異なる場合がある.以下に例をあげる.

アプリケーションプログラムが OS のプロシージャを呼び出し、ディスク上の ファイルの内容を OS バッファに 転送する. OS のプロシージャを次のように呼 び出す.

CALL READSFILE (FILE_NAME, BUFFER, COUNT)

ただし、FILE_NAME:ディスク上のファイル名称、BUFFER:OS内の バッファの仮想番地、COUNT:バイト数。

BUFFER はバッファのポインタであるが、実際はこのバッファの仮想番地(セレクタ:オフセット)で表される。図4・6 に示すように、アプリケーションプログラムが特権準位3 にあり、READSFILE という OS のプロシージャと BUF FER のデータセグメントが特権進位0 にあるとする。




図 4・6 RPL +CPL の例

バッファの仮想番地が、パラメータとしてアプリケーションプログラムから OS のプロシージャに引き渡されるが、セレクタ部の RPL は、一般にアプリケーションプログラムの準位と等しく、3 である。OS のプロシージャがバッファにアクセスする時に、次の命令を実行する。

MOV FS.AX

ただし、AXの内容は、アプリケーションプログラムより引き渡されたバッファの仮想番地のセレクタである。上記の命令を実行する際、次の条件を満たすか

いなかを調べてみると

DPL≥MAX(CPL, RPL)

DPL がパッファの特権準位なので0である。RPLは、前述したように3である。CPLは OS のプロシージャの特権準位なので0である。したがって、条件を満たさないので、上記の命令を実行することは不可能である。特権単位3にあるアプリケーションプログラムが、READ\$FILEというプロシージャを呼び出し、特権単位0にあるパッファを変更しようとするが、80386の保護機能によってパッファのアクセスは防げる。このように、特権単位による保護機能は効果的に働く、しかし、アプリケーションプログラムは、バッファの仮想番地をパラメータとして引き渡す前に、そのセレクタ部のRPLを0に変更することが可能であるので上記の条件を満たすようになり、アプリケーションプログラムのOS におけるパッファのアクセスが防げなくなる。そこで、OS がセレクタを使用する前に、そのRPLを呼び出したプログラムの特権単位に戻す必要がある。セレクタのRPLを変更するために、ARPLという新しい命令がある(8・1 節を参照のこと)

4・3 SSの更新時の保護機能

プログラムの進行とともに、SS レジスタは更新される。次のような命令は、その更新の一例である。

MOV SS,AX

3:2 節で記述した条件の他に、次の条件を満たさなければならない。

CPL=RPL=DPL

ただし、CPLが実行するコードの特権準位である。RPLが更新値であるセレクタのビット0と1である。DPLが、セレクタが指し示したディスクリプタ中に格納されている特権準位である。

図4.7 に示すように、DPL は更新値に対応する新しいスタックの特権準位で ある。この条件からわかるように、スタックか常に実行しているコートと同じ特 権準位になければならない。




図 4・7 SS レジスタの更新時の保護機能

4・4 CSの更新時の保護機能


CS レジスタはプログラムの進行とともに更新されるが、CS レジスタを更新する事象は次のようにあげられる。

- ① セグメント間の JMP と CALL 命令の実行
- ② 割り込み/例外の発生
- ③ タスク切り換え

この節では、① の特権準位による保護機能のみについて解説する。②、③ についてはそれぞれ5 章と7 章で証明する。

図4・8 に示すように、JMP 命令で特権準位が異なるコードセグメントへ制御 移行することは不可能である。特権準位間の制御移行に関する規定は、次のよう に示す。

- (1) CALL 命令で、特権準位のより高いコードセグメントへ制御移行することは可能である。この場合コールゲートが必要である(4・4・1 節参照).
- (2) RET 命令で特権準位のより低いコードセグメントへ制御を戻すことは 可能である。



4·4·1 コールゲート

80386 のセグメント間の制御移行を分類すると、図 4・9 になる. この図からわかるように、より特権準位の高いコードセグメントに制御を移行するには、コールゲートへの CALL 命令を実行する方法しかない. また、この方法を使用する場合、同一の特権準位のコードセグメントへ制御を移行しても良い.



図4.9を改めて示すと、次のようになる。

CALL, またはJMP命令は、アセンブリ言語プログラムでは次のように書く。 CALL PROC1


JMP LABEL1

一般に、上記のPROC1 と LABEL1 がそれぞれプロシージャ名とラベル名で あるが、CALL/JMP を実行可能な命令に翻訳したら、そのオペランドが仮想番 地になる。

CALL/JMP (セレクタ:オフセット)

図4・10 に示すように、オペランドのセレクタが、行先コードセグメントを記述するディスクリプタのセレクタの場合、CALL/JMP命令が直接制御移行になる。前述したように、このような制御移行では、コードセグメントの特権単位を変化してはならない。

ところが、図4・11に示すように、セレクタがコールゲートのセレクタの場合、



ディスクリプタテーブル

図 4・10 直接制御移行




図 4・11 間接制御移行

間接制御移行が行われる。コールゲートは、ディスクリプタのようにディスクリプタテーブルに登録されるが、コールゲートの内容は、行先コードセグメントのディスクリプタのセレクタと行先番地のオフセットである。したがって、命令のオペランドに指定されているオフセットは、この場合使用されない。このようなコールゲートへのJMP、または CALL 命令は、最終的に直接制御と同様に行先のコードセグメントへ制御を移行するが、コールゲートを通るので間接制御移行と呼ばれる。また、JMP命令を使用する場合、間接制御移行の場合でも、コードセグメントの特権単位を変化してはならない。CALL 命令の場合は、より特権準位の高いコードセグメントへ制御を移行しても良いが、同一特権単位のコードセグメントへ制御移行することも可能である。

4. 特権準位保護機能

コールゲートの内容とそのフォーマットを図4・12 に示す。内容については、ディスクリプタと同様 8 パイトであり、セレクタが 16 ビット、オフセットが 32 ビットである。アクセスパイトの中に DPLの 2 ビットがあり、コールゲートの特権準位を示す。P ビットはコールゲートが不正かいなかを示すビットである。P ビットが 0 の場合、不正なコールゲートを意味し、このようなコールゲートを呼び出すことは不可能である。ディスクリプタと似たようなフォーマットを持ち、同じディスクリプタテーブルに登録されているが、ディスクリプタと異なり、コールゲートはプログラムセグメントを記述しない。コールゲートは、JMP または CALL 命令を実行し、間接制御移行を行うための手段である。直接制御移行が可能ならば"なぜ"コールゲートによる間接制御移行が必要か、ということについて 4・4・2 節で解説する。



図 4・12 コールゲートのフォーマット

4・4・2 間接制御移行における保護

間接制御移行を行う際、特権準位による保護機能が働く。まずコールゲートは、 データセグメントと同様に保護される。つまり、次の条件を満たした場合にかぎ り、間接制御を移行するJMP またはCALL 命令を実行することが可能である。

DPL0≥MAX(CPL,RPL)

図4・13 に示すように、DPL0 はコールゲートの特権準位であり、CPLは実行しているコードセグメントの特権準位である。RPLが、JMP またはCALL命令に指定されているコールゲートのセレクタのピット0と1である。上記条件はコードセグメントがコールゲートと同じか、または、コールゲートより高い特権準位になければならないことを意味する。




図 4・13 間接制御移行における保護

サブルーチンも保護される. その場合, 次の条件を満たさなければならない.

JMP 命令の場合:CPL=DPL1

CALL 命令の場合: CPL≥DPL1

ただし、DPL1 がサブルーチンの存在するコードセクメントの特権準位であ

4、特権準位保護機能

る.

以上により、JMP 命令の場合、コードセグメントの特権準位を変化してはならない。また、CALL 命令の場合、より特権準位の高いコードセグメントへ制御を移行することは可能であるが、この時、スタックセグメントも切り換わる。 図4・13 に示すように、制御を特権準位2のコードセグメントより特権準位0のコードセグメントに移行する場合、特権単位2のスタックを離れ、特権単位0のスタックにアクセスするようになる。スタックを切り換えるには、CPU は自動的にSSのセグメントレジスタを更新する。具体的に述べると、他のセグメントレジスタの更新と同様に、セレクタレジスタに更新値のセレクタを転送し、ディスクリプタレジスタにディスクリプタテーブルよりディスクリプタをロードする。

セレクタレジスタの更新値は、TSSという特別なセグメントに格納されている (TSS は 6・4 節で解説)、図4・14 に示すように、TSS に格納されている更新値を SS のセレクタレジスタと ESP レジスタに 転送し、セレクタが指し示したディスクリプタをディスクリプタレジスタにロードする。この時、4・3 節で解説した SS レジスタの更新時の条件を満たさなければならない。つまり、新しいスタックは、行先のコードセグメントと同じ特権単位になければならない。




図 4・14 特権単位間の制御移行の時の SS セグメントレジスタと ESP レジスタの更新

かりに、特権準位2にあるメインルーチンが、特権準位0にあるサブルーチンを呼び出すとする。この時、80386が自動的に、特権準位2のスタックから特権 準位0にある新規スタックへ切り換わる。一般に、メインルーチンは、サブルー チンへ引き渡すパラメータをスタックへブッシュし、サブルーチンを呼び出す CALL命令を実行する、プログラムが次のようになる。 PUSH P1 (32 ピットのパラメータ) PUSH P2 (32 ピットのパラメータ)


CALL PROC1 (サブルーチンを呼び出す)

特権単位 2 と 0 のスタックを図 4・15 に示す. スタック切り換えがない場合、 戻る番地 (CS:EIP) が特権単位 2 のスタックにブッシュされるが、スタック を切り換えるので特権単位 0 のスタックにブッシュされる. 特権単位 2 のスタックのポインタ (SS:ESP) も、新規のスタックにブッシュされる. さらに、パラメータ (P1、P2) を特権単位 2 のスタックから新規スタックに複写する. パラメータを複写する際、CPU がコールゲートに格納されているパラメータの数を参考にする (コールゲートについては図 4・12 を参照). パラメータの数が 2 の場合、スタックの単位が 32 ビット (スタックの D ビット=1) であるので、2×32 ビットのパラメータの長さを複写する。前述のように、SS セグメントレジスタの更新値 (SS'と ESP')を TSS より持ってくる. また、新規のスタックの大きさが小さ過ぎる場合も、制御移行は完成されない. 制御移行完成には、下記の 条件を過たさなければならない。

L≤新規スタックの大きさ

ただし、L=ESP'-ESP"(図4·15を参照)。

新規スタックのDビット=0の場合、図4·15に示すようにESPの代わりに



特権準位 0 のスタック スタックの大きさ ≥ L

図 4、15 特権単位2より0への制御移行の時のスタックの切り換え

4. 特権準位保護機能

SP, EIP の代わりに IP がプッシュされる. また、スタックの単位が 16 ビット であるので、 2×16 ビットのパラメータの長さを複写する.

CS のセグメントレジスタを更新する時の特権準位による保護をまとめると、 図 4·16 のように表せる.




図 4・16 CSの更新時の保護


前述のように、コールゲートは、一般に特権準位のより高いコードセグメント に存在するプロシージャを呼び出すために使用される。そのコールゲートの役割 は、二つあげられる。

- (1) 保護機能の実施 コールゲートにより、プロシージャを隠すことは可能である。つまり、コールゲートの特権準位を高くすればするほど、プロシージャを呼び出しにくくなる。
- (2) パラメータの数の格納 スタックを切り換える時に、パラメータを前のスタックより新規のスタックへ接写するが、CPU がコールゲートに格納されているパラメータの数だけ転送する。

4·4·3 RET 命 令

RET 命令は、サブルーチンの最後に実行される、サブルーチンのスタックに プッシュされたメインルーチンのスタックのポインタ(SS:ESP)とメインル ーチンへの戻る番地(CS:EIP)はポップされ、SSと CSのセグメントレジス タが更新されるので、CPU は3章で説明した保護機能を実施する。特権準位に ついては、CALL命令の反対方向に高い準位から低い準位へ向わなければなら ない。

このような特権単位間のRET 命令を実行する際、CPUのファームウェアは DS、ES、FS と GS のデータセグメントレジスタに 0 の値を 転送する場合がある . 特権準位 3 のメインルーチンが特権準位 0 のサブルーチンを呼び出す例を図 4・17 に示す . サブルーチンが同一準位のデータセグメントにアクセスするため、次の命令を実行する.



MOV FS, AX

ただし、AX レジスタの内容が特権準位 0 のデータセグメントを記述するディスクリプタのセレクタである。

サブルーチンも特権準位 0 のコードセグメントに存在するので、上記の命令を 実行することは可能である. FS レジスタにこのセレクタが格納されたまま RET

4、特権準位保護機能

命令を実行する. もしも、このまま実行することが可能ならば、メインルーチン も次のような命令で特権準位0のデータセグメントにアクセスすることが可能で ある.

MOV AH, FS: ALPHA

なぜならば、上記の命令を実行する場合、3・3 節で説明した保護機能は、コードとデータセグメントとの特権単位関係を確認しないからである。この場合、特権単位による保護機能はこのようなアクセスを防げなくなる。こうした問題を解決するには RET 命令を実行する際、データセグメントのレジスタを調べる。その内容が、メインルーチンよりも高い特権単位に存在するデータセグメントを記述するディスクリプタのセレクタならば、CPU ファームウェアが自動的にそのデータセグメントのセレクタレジスタに 0 を転送する。メインルーチンで 0 の値が転送されたセレクタレジスタを使用し、仮想番地を指定することは不可能である (3・3 節を参照のこと)。

4・5 特権準位保護例外 コードセグメント

図2・11 に示すように、コードセグメントのディスクリプタのアクセスバイトに C ヒットがあり、このビットの値が 1 の場合、対応するコードセグメントを特権準位保護例外コードセグメントという、図4・18 に、DPL が 1 である特権単位保護例外コードセグメントの例を示す。このようなコードセグメントに存在するプロシージャを、どの特権単位のメインルーチンからもコールゲートなしで呼び出して良い。また、呼び出された時、CS のセレクタの CPL は変化しない。言い換えると、呼び出したメインルーチンの特権単位がプロシージャの単位になる。ここで、DPL=1 という値の意味について述べると、特権単位例外の場合でも、このようなプロシージャを特権単位 0 から呼び出すことは不可能である。

図4・19 に R ビットが 1 である特権単位例外のコードセグメントが示される。 このようなコードセグメントの DPL と関係なく、コードセグメントの内容をど

×:不可能




図 4・18 特権準位保護例外コードセグメント

55

4、特権準位保護機能




図 4・19 読み取り可能な特権単位保護例外コードセグメント

の特権準位からもデータとして読み取ることが可能である.

特権準位保護機能に該当しない三角関数プロシージャ等を、このようなコード セグメントに置くと良い。

5 割り込みと例外

4章において、セグメント間のJMPとCALL命令による制御移行について解説したが、割り込みと例外は、特殊のセグメント間の制御移行である、保護モードでは、割り込みや例外による制御移行は、CALL命令による間接制御移行と同様な機構で実施される。割り込み用のディスクリプタテーブル(IDT)、割り込みゲートとトラップゲートを導入する。

5・1 割り込みと例外の原因

割り込みは命令の実行と非同期的に発生し、INTRとNMI信号の外部原因に よるものである。これに対し、例外は命令の実行を原因とするものである。0で 除法する命令や3章、4章で説明した保護機能条件を満たさない命令の実行は、 例外の原因になる。例外の原因は、内部的、かつ命令の実行と同期的に起こる。

例外は、その処理のしかたにより、次の3通りのタイプに分類される.


- (1) 障害(フォールト) 例外の命令を実行する前に処理をする。
- (2) トラップ 例外の命令を実行した後処理をする.
- (3) アボート 例外の命令の番地が知られていないトラップ。 割り込みと例外の原因をまとめると、次のように示せる。

原 因 外部割り込み INTR信号 NMI信号 内部例外 障害 フップ

5 · 2 IDT

リアルモードにおいては、8086 と同様に、割り込み/例外処理ルーチンの先頭番地はベクタテーブルに格納されているが、保護モードではベクタテーブルの代わりに IDT を使用する。図5・1 に示すように、IDT は GDT、または LDT のように特殊なテーブルである。IDT に IDTR というディスクリプタテーブルレジスタかあり、このレジスタに IDT の先頭番地と大きさが格納されている。IDT に、最大 256 個の割り込みゲートまたはトラップゲートが登録されている。

割り込みとトラップゲートを図5・2 に示す、割り込みとトラップゲートのフォーマットは、コールゲートと似ており8 バイトからなるが、アクセスバイトが異なり、コールゲートのパラメータのスタック単位数もない、図5・2 に示すように、割り込みとトラップゲートはアクセスバイトの一つのピット(ピットの)で区別される。



☑ 5·1 IDT ≥ IDTR




図 5・2 割り込みとトラップゲート

5.3 制御移行機構

8086 と同様に、各割り込み、または例外原因に割り込みベクタがある。図5・3 に示すように、割り込みベクタを IDT の添字として使われ、添字が指し示す割り込み、またはトラップゲートを選出する。このゲートに、割り込み、または例外の処理ルーチンの先頭番地のセレクタとオフセットが格納されている。制御をこの処理ルーチンに移行するが、割り込みゲートの場合、IF フラグがリセットされ、トラップゲートの場合、IF フラグは変わらない、以上のことからもわかるように、割り込みまたは例外による制御移行は、コールゲートと CALL 命令による間棒制御移行に 類切込みまたは例外による制御移行は、コールゲートと CALL 命令による間棒制御移行に 類切込みまたは例外による制御移行は、コールゲートと CALL 命令による間棒制御移行に 類切込みまたは例外による制御移行は、コールゲートと CALL 命令による間棒制御移行に 類切込みまたは例外による制御移行は、コールゲートと CALL 命令による間棒制御移行に関切された。以下、比較を示す。

	比較項目		CALL 命令による間接制御移行	割り込み例外による制御移行
7	ー ブ	ル	LDT # fz (# GDT	IDT
テー	ブルの	添字	セレクタのインデックス	割り込みのベクタ
4	-	ŀ	コールゲート	割り込みまたはトラップゲート
零	鰮	\boxtimes	☑ 4·11	☑ 5·3

CALL 命令による間接制御移行と同様に、割り込みまたは例外処理ルーチンが、中断されたルーチンよりも高い特権準位に存在する場合がある。この場合、




図 5・3 割り込み/例外による制御移行

スタックも切り換えるが、パラメータを複写せずに CPU のフラグレジスタを新規のスタックにプッシュする。新規スタックのイメージを、図 $5\cdot4$ に示す。図 $5\cdot4$ と図 $4\cdot15$ は類似するが、スタックの D ビットが 0 の場合、FLAGS レジスタ、D ビットが 1 の場合、EFLAGS レジスタをプッシュする。処理ルーチンの散後に

D=0 の場合 IRET D=1 の場合 IRETD

を実行し、中断されたプログラムに戻る、また、図5・4 からもわかるように、例 外の時の原因により、エラーコードをプッシュする場合もある。




図 5・4 処理ルーチンのスタックイメージ

5・4 特権準位の保護

CALL命令による間接制御移行と同様に、処理ルーチンのコートセクメントは 保護される。つまり、処理ルーチンのコートセグメントは中断されるプログラム より、高特権単位、または同特権単位になければならない。INT と INTO 命令 による例外を除き、割り込みとトラップゲートは保護されない、INT または IN TO 命令を実行するコートセグメントは、割り込み、またはトラップゲートと同 しか、それ以上の高い特特権単位になければならない。これ以外の割り込み、ま たは例外の原因の場合、ゲートの DPL を無視する。

以上の説明からもわかるように、処理ルーチンを特権単位0に置くことにより、 実行しやすくなる。また、処理ルーチンの最後に、 IRETまたは IRETD 命令 を実行しても特権単位が0以外の場合、IF フラグは更新されない可能性もある ので注意を要する。IF の更新について、詳しくは8.7節を参照のこと。

5・5 割り込みベクタの割り当て

3章と4章で説明した保護条件を満たさない場合、割り込みベクタ13の処理ルーチンが起動されるが、次の場合、他のベクタを割り当てる。

ベクタ 10 不正な TSS にアクセスする.

 $\sqrt{1000} \text{ P Lyh} = 0 \text{ OF} + \sqrt{1000} + \sqrt{1$

ヘクタ12 ・

スタック範囲以外の領域にアクセスする。

• $P \stackrel{\cdot}{\vdash} v \vdash = 0$ のスタックにアクセスする.

80386 で新しく導入されたベクタ番号は、表5・1 に示す。

	名	秭		ベクタ番号	原。	戻る書地	9	イブ
58	列限界:	<i>f</i> ±	ック	5	BOUND命令	本例外命令	障	害
不	正命令	□ -	- F	6	不正命令	本例外命令	印	害
٦	ープロ	セ、	ソサ	7	① ESC命令でCROレジスタのEM ビット=1	本例外命令	摩	害
					② ESCまたはWAIT命令でCROレ ジスタのMPとTSビット=1			
=	Æ	障	害	8	例外が発生し、処理ルーチンを起動し ようとした時に二次の例外が発生する	?	アカ	4-1
	ープロセ: ト範囲以外			9	ESC 命令	?	h =	ラップ
不	E		TSS	10	JMP, CALL, IRET, IRETD, INT, INTO命令	本例外命令	酶	害
不	在セグ	1	ント	11	セグメント更新でPビット=0	本例外命令	FR	害
ス	タックフ	*	ルト	12	スタックアクセス	本例外命令	降	害
-	般 保	菱形	害	13	セグメント保護または特権準位保護	本例外命令	餫	害
ベ	ージフェ	-	ルト	14	9章参照	本例外命令	60	害
٦.	ープロセ・	サナ	ラー	16	ESC. WAIT命令	?	降	害

表 5・1 新しい例外

ベクタ番号8の例外の例をあげる. セグメント範囲以外の領域にアクセスする時に、ベクタ番号13の例外が発生する. ベクタ番号13の処理ルーチンを起動する前に、EFLAGSレジスタと戻る番地をスタックにブッシュするが、スタックがあふれる場合、別の例外が発生する. つまり、処理ルーチンを起動しようとした時に、二次の例外が発生する. この二次の例外が、ベクタ番号8に割り当てられる.

5、割り込みと例外

ベクタ番号8の処理ルーチンを起動しようとした時に、もしも、三次の例外が発生した場合に、80386がSHUTDOWN状態に入る、SHUTDOWN状態は、 HLT命令を実行した時のバスサイクルと同様な状態であるが、アドレスパスに 現れる実発地は、次の相異がある。

> SHUTDOWN 時の実番地=0 HLT 命令実行時の実番地=2

ベクタ番号により割り込みが発生すると、処理ルーチンのスタックにエラーコードがブッシュされる場合がある。たとえばベクタ番号 13 の場合、エラーコードがブッシュされるが、ベクタ番号 0 の場合ではブッシュされない。エラーコードがブッシュされた場合。割り込みまたは例外処理ルーチンを書く際、最後の IRET または IRETD 命令の前にエラーコードを次のようにスタックからポップする。

スタックの D ピット=1:ADD SP,4 IRETD

スタックのDビット=0: ADD SP,2

IRET

6. マルチタスク/マル チユーザシステム

80386 の特長の一つは、マルチタスクソフトウェアをサポートする. CPU は、マルチタスクシステム指向に設計され、リアルタイム、または、マルチューザのオペレーティングシステム (OS) に適する. 各タスクにローカル空間セグメント用のディスクリプタを登録するためのディスクリプタテーブル (LDT) と、タスクの状態を格納するためのシステムセグメント (TSS) が用意される.

6・1 マルチプログラムシステム

図6・1 に示すように、80386 のソフトウェアでは、一つのプログラムは一つのメインルーチン、一つ以上のサブルーチンおよび一つ以上の割り込みと例外処理ルーチンからなる、これらのルーチンの間で、4章、5章で説明した制御移行が行われる、また、各プログラムは、物理的に一つ以上のプログラムセグメントからなる、そして、ソフトウェア中に2章で説明したディスクリプタテーブルと5章で説明した IDT がある、

マルチプログラムシステムの応用分野を極端な方法により分類すると、リアル タイム環境とマルチユーザ環境となる、もちろん、両環境にある応用もある、リ アルタイム環境では、タイミングが一番大切である、リアルタイム環境応用の代 表的な例は、図 6・2 に示すプロセスコントロールソフトウェアである、ここでは




図 6・1 マルチプログラムソフトウェア




図 6・2 プロセスコントロールソフトウェア

データを測定し、測定データに基づき制御計算をする。そして、計算結果を指示として出力するが、計算結果が正しい場合でも指示が遅れると役に立たないことがある。つまり、指示はタイミング的に正確に出力しなければならない。また、場合により測定データを見逃がしてしまう場合がある。これらのような問題をリアルタイム問題といい、これを解決するには図6・2 に示すようにソフトウェアをデータ測定、制御計算と指示の三つのプログラムに分割する(リアルタイム問題の解決方法については、本書の範囲をこえるので省略させていただく)。このようなプログラムは、それぞれ仕事の単位なのでタスクとも呼ばれる。このように二つ以上のタスクからなるソフトウェアを、マルチタスクソフトウェアという。

一方、マルチューザ環境ではユーザが大切である。マルチューザ環境応用の代




図 6・3 オフィスオートメーションシステム

6. マルチタスク/マルチユーザシステム

表的な例は、オフィスオートメーションソフトウェアである。図 6・3 に示すように、ここでは一つのコンピュータシステムに複数の端末をつなぎ、たくさんのユーザがこのシステムの端末を通じ同時に使用する。ユーザが端末にコマンドを入力することにより、自分のプログラムを実行する。各ユーザは、コンピュータシステムをあたかも自分自身だけが使用していると感ぜられるように、ソフトウェアを設計しなければならない。つまり、コンピュータシステムの応答時間はあまり長くなってはいけないのである。図 6・3 に示すように、ソフトウェアの中にユーザが呼び出すプログラムがたくさんある。このようなソフトウェアをマルチューザソフトウェアという。

図6・2 に示すマルチタスクソフトウェアと図6・3 に示すマルチユーザソフトウェアを80386 からみた場合、どちらもマルチプログラムという、マルチタスクソフトウェアの場合、各プログラムは仕事の単位、または全体の仕事の成分であるのでお互いに関係する。これに対し、マルチユーザソフトウェアの場合、各プログラムは異なるユーザのものであるので、お互いに独立している場合が多い、つまり、マルチタスクもマルチユーザも物理的にはマルチプログラムであるが、双方のシステムの中のプログラムとプログラムの関係は異なり、プログラムの内谷もまた違う。以下、マルチプログラムソフトウェアをマルチタスクソフトウェアと呼ぶ。

各タスクが占める空間をローカル空間といい、複数タスクの共通の部分が占める空間をグローバル空間という。二つのタスクからなるソフトウェアの例を、図 6・4 に示す・図に示すように、タスク1が占める空間がローカル空間1、タスク2が占める空間がローカル空間2であり、両タスクの共通の部分が占める空間をグローバル空間という。共通の部分の例としては、共通に呼び出されるサブルーチン(たとえば OS のサブルーチン)と共用のデータがあげられる。ローカル空間は、そのタスクだけがアクセス可能なメモリであるのに対し、グローバル空間はすべてのタスクがアクセスできるメモリである。一般にローカル空間はタスクの数だけあり、グローバル空間は一つしかない、タスクのすべてのセグメントがローカル空間に置かれる場合もあるし、すべてがグローバル空間に分担しなければならないという事はない。

四つのタスクからなるソフトウェアの例を図6.5に示す、図に示すように、こ




図 6・4 ローカル空間とグローバル空間


図 6・5 ローカルとグローバル空間の大きさ

のソフトウェアの例では各タスクが自分のローカル空間を持ち、また、グローバル空間も共通に占める。各タスクが占めるメモリ(ローカルとグローバル空間)の最大の大きさは、2⁴⁶ バイトである。これは仮想番地のフォーマットからわかる。つまり、仮想番地のセレクタが14 ビットで、オフセットが32 ビットであるので、仮想番地が指定し得るメモリの大きさは2⁴⁶ バイトとなる。

このメモリの大きさはちょうど半分に分けられ、2¹⁵ のバイトのローカルメモリ(ローカル空間)と2¹⁵ バイトのグローバルメモリ(グローバル空間)という 二つの空間となる、詳細に述べると、80386 のソフトウェアが占めることのできる空間は、タスク当たりの2¹⁵ バイトのローカル空間と、一つの2¹⁵ バイトのグローバル空間である。

6・2 LDT とGDT (ディスク リプタテーブル)

図 6・6 に、一つのタスクが占めるローカルとグローバル空間とそのディスクリプタテーブルを示す。 図に示すように、ローカル空間のセグメントのディスクリプタは LDT (Local Descriptor Table) に登録され、グローバル空間のセグメントのディスクリプタは GDT (Global Descriptor Table) に登録される. LDT の大きさは 2¹⁶ バイト以下であり、ディスクリプタの大きさは 2³ バイトであるので、LDT に登録可能なディスクリプタの最大数は 2¹⁶/2³=2¹³ となる. したがって、ローカル空間に割り当てられるセグメントの最大数せ 2¹³である. セグメントの最大の大きさは 2³² バイトは下となる.



☑ 6 · 6 LDT と GDT

GDT の大きさも LDT 同様に 2¹⁶ バイト以下であるので、グローバル空間の大きさもローカル空間と同じ 2¹⁵ バイト以下となる。

2・2 節で説明したように、LDT と GDT の選定はセレクタの TI ビットの値により行われ、TI ビットが 0 の場合、グローバル空間の仮想番地を表し、TI ビットが 1 の場合、ローカル空間の仮想番地を表す。

図6・7 に示すのは、二つのタスクからなるソフトウェアの例である。グローバル空間が一つしかないので GDT も一つしか必要としないが、ローカル空間は二つあるので LDT も二つ必要である(LDT 1 と LDT 2)。2・2 節で説明したように、ディスクリプタテーブル(GDT)に CPU の中のディスクリプタテーブルレジスタ(GDTR)がある。GDTR の中に GDT の先頭と大きさが格納されている。GDT に GDTR があるように LDT に LDTR があるが、LDT が複数ある場合でも LDTR は一つしかない。図6・7 の場合、LDTR の中に LDT 1 の先頭と大きさが格納されている。また、この図はタスク 1 が実行している事も示す。以下、その理由について解説すると

CPU が次の命令を実行するとした場合

MOV FS.AX

ただし、AX はセレクタであるが、セレクタの TI ビットが1の場合、ディスク リプタを LDT から FS のディスクリプタレジスタにロードする。ディスクリプ タの実番地は、LDTR に格納されているディスクリプタテーブルの先頭番地に 8*インデックスを足して得られる。LDTR に格納されている先頭番地は LDT1




図 6・7 ディスクリプタテーブルレジスタ

6. マルチタスク/マルチユーザシステム

の先頭なので、ディスクリプタは LDT 1 からロードされるが、LDT 1 に登録されているディスクリプタがタスク 1 のセグメントを記述するディスクリプタなので、タスク 1 が実行しているということがわかる。

タスク1が実行している間、LDT2のディスクリプタをロードすることは不可能なので、タスク2のローカル空間にアクセスすることもできない。また、その逆もいえる。つまり、タスク2が実行している間、タスク1のローカル空間にアクセスすることは不可能である。この状態をタスクのローカル空間の分離といい、図6・8 に示す。タスク1のローカル空間はタスク1のみがアクセスでき、タスク2からはアクセスすることは不可能である。したがって、タスク1からタスク2へ切り換える時に LDTR レジスタを更新しなければならない。つまり、タスク2が実行する前に、LDTR レジスタに LDT2 の先頭番地と大きさを転送しておかなければならない。タスクのローカル空間を分離することにより、タスクとタスクの間の干渉を避けることが可能である。




図 6・8 タスクのローカル空間の分離

6·3 タスクとそのLDT

6.2 節で説明したように、各タスクは LDT を持つ、LDT もセグメントである がプログラムセグメントと異なり、LDT は特殊セグメントである。LDT にプログラムの命令やデータはなく、ディスクリプタとコールゲートだけが登録されて いる。しかし、プログラムセグメントと同様に LDT にディスクリプタがあり、LDT のディスクリプタに LDT の先頭番地、大きさとアクセスバイトが格納されている。LDT 用のディスクリプタテーブルレジスタ(LDTR)は、CPU の中に ある。図 6.9 に示すように、LDTR の構成はセグメントレジスタと同じようにセレクタレジスタとディスクリプタレジスタからなる。




図 6-9 タスクとその LDT

6・2 節で説明したように、タスクを切り換える時に LDTR を更新する. セグメントレジスタと同様に LDTR のセレクタレジスタのみを更新し、CPU のファームウェアがディスクリプタレジスタに LDT のディスクリプタをロードする. たとえば、タスク1からタスク2 に切り換える場合、LDTR のセレクタレジスタに タスク2 の LDT のディスクリプタをロードする. この LDTR の更好とスタにタスク2 の LDT のディスクリプタをロードする. この LDTR の更新を図6・9 に示す. CPU が常に GDT にアクセスすることが可能であるので、LDT のディスクリプタを GDT に登録することにより LDTR レジスタの更新が便利になる. GDT に登録しておくことにより、いつでもこれを LDTR のディスクリプタレジスタにロードすることができ、タスク切り換えに都合がよくなる。LDT 2 のディスクリプタを LDT 1 に登録した場合、タスク1からタスク2への切り換えが可能でも、他のタスクからタスク2への切り換えは不可能になる。

6・4 タスクとそのTSS

各タスクに LDT があるように、各タスクには TSS(Task State Segment) がある、4・4・2 節で説明したように特権準位間制御移行をする際、SS と ESP レ ジスタを更新するが、その更新値を TSS より読み取る。LDT のように TSS も




図 6・10 TSS のフォーマット

特殊セグメントである。その内容を図6.10に示す。

- (1) バックリンク 7章で説明する.
- (2) ESPn, SSn 特権単位 n への制御移行をする際の SS と ESPの更新値(ただし、 $n=0\sim2$). 特権単位 3 の更新値は登録されていない。なぜなら、他の特権単位より特権単位 3 へ制御を移行することは不可能であるからである。他の特権単位より特権単位 3 へRET, IRET または IRETD 命令で戻る時に、SS と ESP レジスタの更新値はスタックからポップされる。したがって、特権単位 3 の SS と ESP レジスタの更新値を TSS に登録する必要はない。
 - (3) CR3~GS CPU レジスタの初期値、
- (4) LDT 6・3 節で説明した LDT を記述するディスクリプタのセレクタ、 LDTR を更新する際、セレクタレジスタの更新値として使用される。
 - (5) T 14·4 節参照.
- (6) I/O 番地ビットマスクオフセット TSS の先頭より I/O 番地ビットマスクまでのオフセット (バイト数).
 - (7) I/O 番地ピットマスク 8·7 節参照.

以上のように、TSS の内容はそのタスクの状態を表す。TSS の中の I/O 番地 ビットマスクオフセットと、I/O 番地ビットマスクの間にユーザが使用できる領域があり、この領域に優先度等のタスクの属性を格納することが可能である。OS がタスクの実行を管理する時にこの領域を使用するが、CPU のファームウェアはこの領域にアクセスしない。LDT に LDTR があるのと同様に、TSS に TSS R、または、単に TR という CPU レジスタがある。LDTR と同様に、TR はセレクタレジスタとディスクリプタレジスタから構成される。TSS もセグメントなので、LDT と同様に TSS にディスクリプタがある。

タスクを切り換える時に、TR レジスタが更新される。TR レジスタの更新は、LDTR と同様に行われる。タスク 1 からタスク 2 への切り換えを、 $図 6 \cdot 11$ に示す。LDT と同様に、TSS のディスクリプタも便宜上GDT の中に格納されている。

タスク1の実行中、特権単位間の制御移行をする際、SSとESPの更新値はTSS1から読み取る。タスク1からタスク2へ切り換え、タスク2の実行中、特権 準位間の制御移行をする際、SSとESPの更新値はTSS2から読み取る。

タスクを切り換える際、LDTRとTRを更新する(タスク切り換えについては

6. マルチタスク/マルチユーザシステム

7 章参照)。




図 6・11 タスクとその TSS

6.5 システムアドレスレジスタ

システムの中に、一つのグローバル空間用の GDT と割り込みベクタを格納するための一つの IDT がある。また、各タスクは LDT と TSS を持つ。図 6・12 に示すように、GDT と IDT にそれぞれ GDTR と IDTR レジスタがある。GDTR と IDTR は 48 ピットで、GDT と IDT の先頭番地(32 ピット)と大きさ(16 ピット)を格納する。




図 6・12 システムアドレスレジスタ

LDT と TSS 用には、CPU 中に LDTR と TR がある。LDT と TSS はそれ ぞれタスクの数だけあるが、LDTR と TR は一つしかない。そのために、タスク を切り換える時に LDTR と TR を更新する。

図6・12 に示すように、LDTR とTR はセグメントレジスタのように、16 ビットのセレクタレジスタと 64 ビットのディスクリプタレジスタよリ構成される。これに対し、GDTR とIDTR にはセレクタレジスタがない。GDT とIDT はすべてのタスクに共通なものなので、タスクを切り検えてもGDTR とIDTR を更新する必要はない。したがって、これらのセレクタレジスタも不要である。

一方、セグメントレジスタと同様に、LDTR と IDTR を更新する時、そのセレクタレジスタにまずセレクタ値を転送し、それからセレクタが指し示したディスクリプタを、GDT よりそのディスクリプタレジスタにロードする。



7。 タスク切り換え

マルチタスクシステムでは、タスクとタスクの間の切り換えを CPU ファームウェアで行い、 $16\,\mathrm{MHz}$ の場合、 $17\,\mu\mathrm{s}$ という高スピードで実施する。このような性能の良さをアプリケーションに生かさなければ、80386 は効果的に使用されない。つまり、マルチタスキング応用でなければ、CPU のパフォーマンスは能率的に発揮されないのである。

7・1 タスクの設定

- ⑤ GDTR レジスタに GDT の先頭番地が格納されている。タスク1からタスク2へ切り換えても、GDTR の内容は変化しない。
- ② TR のセレクタレジスタに、タスク1のTSS(TSS1)を記述するディスクリプタのセレクタが格納されている。
- ③ TR のディスクリプタレジスタに、TSS 1 のディスクリプタの複写が格納 されている。
- ④ TSS1のディスクリプタの複写に、TSS1の先頭番地が入っている。
- ⑤ TSS1の中にタスク1のLDT (LDT1) のセレクタは格納され、このセレクタがLDTR のセレクタレジスタにロードされている。
- ⑥ LDT1のセレクタは、GDTの中に格納されているLDT1のディスクリプタを指し示している。
- ① LDT1のディスクリプタの複写が、LDTRのディスクリプタレジスタに ロードされている。

タスク 1 が実行している間、前述した情報関係(① \sim ⑦)が成立している。また、図 $7\cdot1$ には示していないが、LDTR のディスクリプタレジスタに LDT 1 の先頭が格納されている。タスク 1 が実行する直前、CPU の他のレジスタが TSS 1 より初期値でロードされる。




図 7・1 タスク1の設定

7・2 タスク切り換え

タスク1からタスク2へ切り換えるには、TRのセレクタレジスタにタスク2のTSSを記述するディスクリプタのセレクタを転送すればよい。タスク2へ切り換えた時、情報関係を図7・2に示す。図が示すように、TSS1のディスクリプタのセレクタ、すなわち、TRのセレクタレジスタの元の内容をタスク切り換えのしかたにより、TSS2のバックリンクに退避する場合がある。このように、前のタスクのTSSディスクリプタのセレクタが新規タスクのTSSへ退避されることは、メインルーチンがサブルーチンを呼び出す時に、メインルーチンへの戻る番地がサブルーチンのスタックへプッシュされることと全く同じことである。サブルーチンからメインルーチンへ戻れると同様に、新規のタスクから前のタスクへ切り換えることが可能である。また、図7・2からもわかるように、タスク1が中断された時にCPUレジスタの内容がTSS1に退避され、TSS2より初期値がCPUレジスタの中断時値は、タスク1が再起動された時に初期値として使用される。つまり、タスク1が再実行する時に中断された点から出発する。タスク1のレジスタの本来の初期値は、切り換えの時に既に削除されている。

タスク切り換えをするのに、ソフトウェアはTRのセレクタレジスタに新規タスクのTSSディスクリプタのセレクタを転送する。そして、CPUのファームウェアは次の切り換え処理をしてくれる。

- TRのディスクリプタレジスタを更新する。
- ② LDTR を更新する.
- ③ 前のタスクの CPU レジスタを TSS へ退避する.
- ④ 新規タスクの TSS より、初期値を CPU レジスタヘロードする.
- ⑤ TR のセレクタレジスタの更新しかたにより、前のタスクのTSS を記述するディスクリプタのセレクタを新規タスクのTSS のバックリンクへ退避する場合がある。

タスク切り換えを完成するには、16 MHz の CPU の場合、たった 17 μs しかかからない。このように、ソフトウェアが TR のセレクタレジスタのみを更新することにより、タスク切り換えをすることができ、しかも、高スピートで完成す

ることが可能なので、この CPU のタスク切り換え機 能を利用しないと80386の 性能を発揮しない。




図 7・2 タスク2の設定

7・3 タスク切り換え方法

4・4 節で説明したように、セグメント間制御移行の際、CS のセレクタレジスタを更新するには二つの方法があげられる。

- ① 直接制御移行
- ② コールゲートによる間接制御移行

制御移行と同様に、タスク切り換えの時に TR のセレクタレジスタを更新する には、次の二つの方法がある。

- ① 直接タスク切り換え
- ② タスクゲートによる間接タスク切り換え


直接タスク切り換えは次の命令で実施される。

・JMP/CALL(セレクタ:オフセット)

または

・IRET/IRETD (ただし、NTビット=1)

図7・3 に示すように、JMP/GALL 命令のオペランドのセレクタが新規タスクの TSS を記述するディスクリプタのセレクタであり、このオペランドのセレクタを TR のセレクタレジスタに転送する. IRET/IRETD 命令の場合、現在実行しているタスクの TSS のバックリンクに退避されたセレクタを、TR レジスタの更新値として使用する. IRET/IRETD 命令の場合、EFLAGS レジスタの NT という新しいビットが1 になっていなければならない. NT ビットが0 の場合、IRET/IRETD 命令は割り込みまたは例外の処理ルーチンの最後に実行



される時と同じ結果を与える,

間接タスク切り換えは、次のように行われる.

- JMP/CALL (セレクタ:オフセット)
- 割け込み/例外

図7・4 に示すように、JMP/CALL 命令のオペランドのセレクタが、タスク ゲートのセレクタである。ただし、タスクゲートの内容は、新規タスクの TSS を記述するディスクリプタのセレクタである。タスクゲートに関しては、次の二 つの事が言える。




図 7・4 間接タスク切り換え

- ① タスクゲートの内容 (新規タスクの TSS を記述するディスクリプタのセレクタ) を、最終的に TR セレクタレジスタの更新値として使用する。
- ② タスクゲートは、GDT、LDT または IDT に登録することが可能である。 割り込み、または例外が発生した時に、IDT のその目標の項目が割り込み、ま たはトラップゲートの場合、5 章で説明した処理ルーチンが実行されるが、IDT の目標の項目がタスクゲートの場合、タスク切り換えが行われる。

タスク切り換え方法をまとめると、以下のようになる.

- (1) JMP/CALL 命令 直接または間接タスク切り換え
- (2) IRET/IRETD 命令(NT ビット=1) 直接タスク切り換えのみ
- (3) 割り込み/例外 間接タスク切り換えのみ

割り込み/例外でタスク切り換えを行う場合、間接方法でしか実施することはできない、割り込み/例外が発生した場合、CPUがIDTをみにいくが、IDTに

7. タスク切り換え

TSS のディスクリプタが登録されていないので、タスクゲートを通し間接タス ク切り換えを行う。6·4節で説明したように、TSS のディスクリプタは便宜上 GDT に登録されている.

また、JMP/CALL命令の場合、直接または間接方法でタスク切り換えを行 うことが可能である.

7・4 タスクゲート

タスクゲートのフォーマットを図 $7\cdot5$ に示す。タスクゲートとコールゲートとの比較を $\mathbf{87}\cdot\mathbf{1}$ に示す。




図 7・5 タスクゲート

表 7・1 コールゲートとタスクゲートとの比較

比較項目	コールゲート	タスクゲート			
ゲートの内容	プロシージャの先頭番地	TSSのディスクリブタのセレクタ			
ゲートの応用	間接制御移行	間接タスク切り換え			
用途	特権準位間制御移行	割り込み/例外による切り換え			
ゲートの役割	① ブロシージャの特権準位による保護② パラメータの数の格納	新規タスクの特権準位による保護			

図7.5に示すように、TSS を記述するディスクリプタ内のアクセスバイトのビット1を \mathbf{B} ビットと言い、次のような機能を持つ、

- ① タスクが実行している間、Bビットは1である(BはBusyの略).
- ② JMP/CALL命令、または割り込み/例外で、タスク切り換えを行う時、 新規タスクのBビットは0であること、Bビットが1の場合、タスク切り換 えを行うと例外になる。
- ③ IRET 命令(NT ビット=1) でタスク切り換えをし、前のタスクに戻る

7. タスク切り換え

場合。前のタスクの B ビットは 1 であること。

上記①、②はプロシージャと異なり、タスクを再入可能なルーチンのようにすることは不可能であるという事を意味する。しかし、プロシージャを再入可能なルーチンにすることは可能である。その例を図7・6に示す。メインルーチンが実行し、CALL命令で再入可能なプロシージャを呼び出す。プロシージャが実行している間、割り込み信号が発生し、制御を処理ルーチンに移行する。処理ルーチンがCALL命令で再びプロシージャを呼び出すことは可能である。




図 7・6 再入可能なプロシージャと非再入可能なタスク

ところが、タスクは再入可能なルーチンではない。図7・6 に示すようにタスク 1 が実行し、CALL 命令でタスク 2 を起動する。タスク 2 における TSS のディスクリプタの中、B ヒットが 0 から 1 になる。タスク 2 が実行している間、割り込み信号が入り、タスク 3 に切り換える。タスク 2 の B ヒットが 1 のままで、タスク 3 の B ヒットが 0 から 1 になる。タスク 3 も CALL 命令でタスク 2 を起動しようとするが、タスク 2 の TSS の B ビットが 1 であるので、起動することは不可能である。80386 は、B ビットが 1 であるタスクの JMP/CALL 命令、または割り込みによる起動を不可能にする。6・1 節で説明したように、タスクは概念的に仕事の単位であるので、その単位が完成するまで、他の単位を始めることは不可能である。80386 のアーキテクチャは、タスクの概念に従って設計されている。

7・5 タスク切り換えにおけるBビット, NT ビットとバックリンクの変化

タスクを切り換える場合、BヒットとNTヒットの値がある条件を満たしてなければならない。その条件とタスクの切り換えにおいて、これらのビットとTSSの中のバックリンクが、とのように変化するかについて以下に説明する。

図7·7 に示すように、タスク1からタスク2へJMP命令で切り換える時、タスク1のBビットがXから0になる。ただし、XはDONT CARE (CPUファームウェアはこの値を無視する)を意味する。タスク2のBビットが0であった場合に限り切り換えが可能であり、このBビットの値が1となる。NTビットがXから0になる。タスク1へ戻る時、普通JMP命令を使う。




図 7・7 タスク切り換えにおける NT、B とリンクの変化


タスク3からCALL命令、または割り込み/例外でタスク4へ切り換える時、 タスク4のNTビットがXから1になり、タスク4のTSSのバックリンクに、 タスク3のTSSを記述するディスクリプタのセレクタが格納される。タスク4 のBビットが0であった場合に限り、切り換えが可能であり、このBビットの 値が1となる。タスク3へ戻る時、一般にIRETまたはIRETD命令を使用す る。その時にタスク4のNTビットが1であった場合に限り、切り換えが可能で

7. タスク切り換え

あり、このNT ビットの値が0 となる。B ビットがX から0 になる。IRET または IRETD 命令でタスク3 に戻る場合、タスク3 のB ビットが1 であること。 $8\cdot3$ 節で説明するように、B ビットは LTR 命令でもセットされる。また、EF LAGS レジスタが POP 命令などて更新されると、NT ビットも更新される。B ビットは GDT 中に、バックリンクは TSS 中に格納されている。タスク切り換えて B ビットとバックリンクは上述したように更新される場合があり、また LTR 命令で B ビットがセットされるが、GDT または TSS を別名(ALIAS)により 書き込み可能なデータセグメントとして取り扱い、B ビットまたはバックリンクを変更することも可能である。通常、別名で B ビットまたはバックリンクを変更するのは、特権準位0 に置かれている OS のルーチンである。

7·6 IRET/IRETD命令

NT ビット=1 の場合、IRET または IRETD 命令でタスク切り換えを行うことが可能である。図7・8 に示すように、タスク1から CALL 命令でタスク2へ切り換える、タスク2の NT ビットが1になる。タスク2が実行している間、割り込みが発生し、タスク切り換えを行わずに割り込み処理ルーチンに制御を移行する(IDT の項目が割り込みゲートである事を仮定する)、その時に、NT ビットがセットされたままスタックへプッシュし、CPU の中の EFLAGS レジスタの NT ビットをリセットする。すなわち、割り込み処理ルーチンが実行している間、NT ビットは0 になっている。割り込みが発生すると、CPU 内の NT ビットがリセットされる。



- 割り込み発生時
 - 1. NT = 1 をスタックにブッシュする
 - 2. CPUのNTをOにする
- IRETD実行時
- NT = 1をポップする

図 7·8 IRFT/IRFTD命令

割り込み処理ルーチンにおいて、IRETD 命令を実行すると NT ビットが 0 なので、タスク切り換えを行わずに、割り込まれたタスク 2 へ戻る。つまり、この IRETD 命令でタスク 1 へ切り換えない、だが、タスク 2 において、IRET 命令を実行すると NT ビットが 1 なのでタスク 1 へ切り換える。割り込み処理ルーチンの 1 IRETD 命令で 1 NT 1 がポップされたからである。

7.7 タスク切り換えにおける 特権進位保護

JMP/CALL命令で直接タスク切り換えする時、TSS は保護される。つまり、JMP/CALL命令がTSSと同じか、またはより高い特権準位になければならない。その例を図7・9に示す。特権準位2にあるJMP/CALL命令で、タスク1からタスク2へ直接タスク切り換えする時、TSSが特権準位3または2になければならない。TSSを通過したならば、タスク2のどの特権準位にも入ることが可能である。たとえば、タスク1の準位2からタスク2の準位3に切り換えることも可能である。しかし、4章で説明したように、同じタスクの中の準位2より準

● JMP/CALL 命令による直接タスク切り換え 特權 タスク1 タスク2 進位 進位 蓮 n 0 入口 れて 1 入口 1 JMP/CALL λD 2 3 入口 3 TSS ● 間接タスク切り換え タスク3 タスク4 入口 0 0 入口 1 1 入口 2 2 15 P9 3 入口 3 タスク ゲート TSS

図 7・9 タスク切り換えにおける特権準位保護

位3へ制御移行することは不可能である.

間接タスク切り換えの場合、特権準位による保護は次のように実施される.

間接タスク切り換え $\left\{ \begin{array}{ll} {\rm CALL,\ JMP,\ INT,\ INTO}$ 命令:タスクゲートは保護される $& \\ {\rm COMONION} \end{array} \right.$ $\left. \begin{array}{ll} {\rm COMONION} \end{array} \right.$ $\left. \begin{array}{ll} {\rm CMLD,\ JMP,\ INT,\ INTO} \end{array} \right.$ $\left. \begin{array}{ll} {\rm CMLD,\ JMP,\ INTO} \end{array} \right.$

CALL/JMP/INT/INTOの命令で間接タスク切り換えをする際、タスクゲートの特権準位による保護は実施される。その例を図7・9 に示す。タスク3の特権単位2 からタスク切り換えをする際、準位0 または1 にあるタスクゲートを使用することは不可能である。だが、準位2 または3 にあるタスクゲートなら通れる。タスクゲートを通過したなら、どの準位の TSS も使用できるし、タスク4のどの準位からも入ることが可能である。また、間接タスク切り換えを他の割り込み/例外で行う場合、特権単位による保護は一切実施されない。たとえば、割り込み信号による間接タスク切り換えの場合、タスクゲート、TSS と新規タスクのセグメントの特権準位は無視される。

7·8 ディスクリプタテーブルの 項目の分類

ディスクリプタテーブルの項目の分類を、図7・10 に示す、項目を大きく二つに分けると、ゲートとセグメントを記述するディスクリプタとがある。ゲートはタスクゲート、コールゲート、割り込みゲートとトラップゲートの四つがある。セクメントを大きく二つに分けると、プログラムの一般セグメントと特殊セグメントがあり、特殊セグメントには LDT と TSS がある。また、一般セグメントは、コードセグメントとデータセグメントの二つに分けられる。データセグメントには、スタックと普通のデータセグメントがある。

図7・10 は矢印線で示すように、タスクゲートの内容は TSS を記述するディスクリプタのセレクタであり、他のゲートの内容は、コードセグメントに入っているプロシージャ、または処理ルーチンの先頭番地である。

以上述べたすべてのディスクリプタは、LDT、GDT と IDT に登録されている、LDT はシステムの中に一つ以上あるが、GDT と IDT は一つしかない、LDT の中にスタックと普通のデータセクメント、コートセクメント、タスクゲートとコールゲートが登録されている。IDT には、タスクゲート、割り込みゲートとトラップゲートが登録されている。GDT には、割り込みゲートとトラップゲートを除き、すべての項目を登録することが可能である。





図 7・10 ディスクリプタテーブルの項目の分類とそのアクセスバイト



8. 保護機能命令

3章で説明したセグメント保護機能と、4章で説明した特権準位保護機能と関係のある新しい命令について述べる。また、依頼特権単位(Requested Privilege Level、略して RPL)と、実効特権単位(Effective Privilege Level、略して EPL)の意義を説明する。TSS の I/O 番地ピットマスクも、この章で記述する。

8·1 ARPL命令, 依頼特権準位 と実効特権準位

3章で説明したように、データセグメントにアクセスするには、まずそのセレクタをセレクタレジスタに転送する。例として、次の命令があげられる。

MOV DS.AX

ただし、AX レジスタの内容はセレクタである。

この命令を実行するのに、次の条件を満たさなければならない.

 $CPL \le DPL$

上記の条件は、 $4\cdot 2$ 節で説明したように CPL=RPL を仮定して得られた条件であり、本来の条件は次にあげられる。

MAX(CPL, RPL)≤DPL

ただし、RPL はセレクタ(AX レジスタの内容)のビット1と0で体頼特権準位(Requested Privilege Level)と言う. つまり、CPLとRPLの値の大きい方(実効特権準位)がDPLより小さいか、またはDPLに等しい事である. 上記の条件を書き改めると次のようになる.

EPL<**DPL**

ただし、EPL(Effective Privilege Level)は実効特権準位である.

この RPL の意義は一体何なのかについて、いくつか例をあげながら RPL を説明する、図 8・1 に示すように、アプリケーションプログラムが特権単位 3 にあり、COPY という OS のプロシージャが特権単位 0 にある。COPY プロシージャは、配列のデータを他の配列へ写す、アプリケーションプログラムが COPY プロシージャを呼び出して、特権単位 3 にある配列のデータを特権単位 0 にある配列に写す、配列(SOURCE と DESTINATION)の番地と、写すバイト数をパラメータとしてスタックを通して引き渡す。

アプリケーションプログラム

LDS EAX, SOURCE (DS, EAX=SOURCE の論理番地)

PUSH DS (セレクタをプッシュする)

PUSH EAX (オフセットをプッシュする)

MOV AX, SEG DESTINATION (AX=DESTINATION O)




図 8・1 特権単位 0 のデータセグメントにデータを書き込む

セレクタ)

AND AX,OFCH (RPLを0にする)

PUSH AX (セレクタ)

PUSH OFFSET DESTINATION (オフセット)

PUSH ECX (パイト数)

CALL COPY (プロシージャを呼び出す)

COPY プロシージャ

MOV ES,SS:[ESP+16] (DESTINATION のセレクタ) 上記の COPY プロシージャの命令を実行する際、次の条件を満たすかいなか を調べると

MAX(CPL, RPL)≤DPL

- (1) CPL=0 実行するプログラムが特権準位0にある COPY プロシージャである。
 - (2) RPL=0 PJUV-ションプログラムで0にした.
- (3) DPL=0 アクセスする DESINATION が特権単位 0 にある. したがって、条件を満たし、特権単位 0 にある DESTINATION にデータを書き込

8. 保護機能命令

むことが可能になる。このようにアプリケーションプログラムはOSのデータを変更する事が可能であり、システムの動作がアプリケーションプログラムにより 制御される。アプリケーションプログラムでRPLを0にすることにより、特権 準位による保護機能は、特権準位0にあるOSのデータを守れなくなる。

システムの動作が、アプリケーションプログラムに制御されることは大きな問題である。この問題を解決するために、COPY プロシージャで DESTINATIONのセレクタの RPL を 3 にしてから ES レジスタに転送するとよい、COPY プロシージャに、次の命令を挿入し修正する。

OR WORD PTR SS:[ESP+16],3 (RPLを3にする)

MOV ES,SS:[ESP+16] (DESTINATION のセレクタ) RPL が3になったので、MAX(CPL,RPL)=EPL が3になったので、したがって、条件を満たさなくなり、OS のデータを守ることが可能である。

特権準位3にあるアプリケーションプログラムが依頼特権準位(RPL)0を持つ、DESTINATIONのセレクタをパラメータとして引き渡し、特権準位0にあるCOPYプロシージャを利用する事により、特権準位0にあるデータにアクセスする事ができるようになる。このような問題を解決するには、COPYプロシージャでRPLを依頼したアプリケーションプログラムの特権準位3に戻せばよい、パラメータとして引き渡された、セレクタのRPLを呼び出したプログラムの特権準位に戻すARPL命令を用意する。上記のCOPYプロシージャの例では、ARPL命令を次のように実行する。

MOV AX,SS:[ESP+4] ;AX=CS

ARPL SS:[ESP+16],AX

MOV ES,SS:[ESP+16]

SS: [ESP+4] に呼び出したアプリケーションプログラムの CS が格納されているので、そのヒット 1 と 0 が特権準位を表す。ARPL 命令は、セレクタである第 1 オペランドの RPL を 16 ビットレジスタである、第 2 オペランドのビット 1、0 に変更する。RPL が大きくなった場合、Z フラグがセットされ、変わらない場合は Z フラグがリセットされる(RPL を小さくしない)。

ARPL 命令は、パラメータとして引き渡されたセレクタの RPL を呼び出した、 プログラムの特権準位に戻すための命令である。普通、この命令は、OS プロシージャのようなシステムプログラムで利用される。

8·2 LGDT, LIDT, SGDT とSIDT命令

GDT と IDT に、それぞれ 48 ビットの GDTR と IDTR レジスタがある。この GDTR と IDTR に、テーブルの実番地(32 ビット)とパイト数で表すテーブル の大きさ(16 ビット)が格納されている。

図8-2 に示すように、LGDT とLIDT 命令は、それぞれ GDTR とIDTR レジスタに、メモリよりテーブルの実番地と大きさをロートするために使用される。 次に示すように、これらの命令のオペラントはメモリ番地である。

LGDT/LIDT (メモリ番地)

ただし、指定されているメモリ番地に、テーブルの実番地と大きさが6パイト の領域に格納されている。




図 8・2 GDTR/IDTR レジスタの操作

これらの命令は、普通、実モードで GDTR と IDTR レジスタを初期化するために使用される。

一方、SGDT と SIDT 命令は、それぞれ GDTR と IDTR レジスタの内容をメモリに格納するために使用される。これらの命令は、次のフォーマットを持つ。

SGDT/SIDT (メモリ番地)

GDTR, または IDTR レジスタの内容を図8・2 に示すように、指定されているメモリ番地を先頭とする連続している 48 ビットの領域に格納する。

8·3 LLDT, LTR, SLDT とSTR命令

LDT と TSS に、それぞれ LDTR と TR レジスタがある。LDTR と TR レジスタは、セグメントレジスタと同し構成をもち、16 ビットのセレクタレジスタと 64 ビットのディスクリプタレジスタからなる。図 8・3 に示すように、LLDT と LTR 命令は、LDTR と TR レジスタにセレクタとディスクリプタをロートする。 次に示すように、LLDT と LTR 命令のオペラントはセレクタ値である。

LLDT/LTR (セレクタ値)

セレクタ値であるオペランドは、セレクタレジスタにロードされ、そしてセレクタが指し示すディスクリプタを、GDTよリディスクリプタレジスタにロードする。この操作は、ちょうどセグメントレジスタの更新と同じである。




図 8・3 LDTR/TR レジスタの操作

LTR 命令でTR レジスタを更新するが、タスク切り換えは行われない。この命令は、あくまでもTR レジスタを更新するだけで、タスク切り換えは7章で説明した方法しかできない。LTR 命令を実行すると、更新値のセレクタが指し示すディスクリプタ中のBビットもセットされる。

SLDT とSTR 命令は、図8・3 に示すように、それぞれ LDTR とTR のセレクタレジスタの内容を16 ビットのオペランドに転送する。

8・4 VERRとVERW命令

次のようなセグメントレジスタを更新する命令を考える。

MOV DS.AX

ただし、AX レジスタの内容がセレクタである。

3章と4章で説明した条件を満たさない場合、上記の命令を実行すると、例外 が発生する。そこで、命令を実行する前に、更新値のセレクタを調べるための命 令を用意する。

VERR命令は、セレクタに読み取り権があるかいなかを調べる。つまり、この セレクタが指し示すディスクリプタの記述するセグメントから、データを読み取 ることが可能であるかを調べる。

例 VERR AX

JNZ ERR

MOV DS.AX

ただし、AX レジスタの内容が調べようとするセレクタである。もし、読み取り権がなければ、Z フラグがリセットされ、MOV 命令は実行されない。

VERW 命令は、VERR 命令と同様な命令であるが、セレクタに書き込み権があるかいなかを調べる。

8·5 LARとLSL命令

LAR 命令は、ディスクリプタのビット 47~40 (アクセスバイト) とビット 55~52 (G と D ビット) をレジスタにロードする。

例 LAR EBX, EAX

ただし、EAX レジスタの下位 16 ピットの内容がセレクタである.

次の二つの条件を満たす場合、AX レジスタに格納されているセレクタが指し 示すディスクリプタを、EBX レジスタに次のようにロードする。

EBX ← (ディスクリプタの上位 32 ピット) **AND OOFXFFOO** ただし、**X** は不定の値を示す。

- 二つの条件は次のようにあげられる.
- ① MAX(CPL, RPL) < DPL
- ② アクセスパイトの内容は O, 8, OAH と ODH 以外である.

上記の条件を満たした場合、2フラグがセットされ、満たさない場合、2フラグはリセットされ、EBX レジスタは変わらない。

LSL 命令は LAR 命令と同様な命令で、32 ビットレジスタにセグメントの大き さをロードする。セグメントの大きさの単位がバイトの場合 (G ビット=0)、20 ビットの大きさをロードするが、単位がページ (4 K バイト) の場合 (G ビット=1)、32 ビットの大きさ (20 ビットに FFF を付けた値)をロードする。

8·6 特権準位0でしか 実行不可能な命令

図8・4 にコントロールレジスタを示す. CR 0 のヒット 0~15 は、MSW レジスタとも呼ばれる. 次の命令は、特権準位 0 でしか実行できない.



凶 8・4 コントロールレジスタ

- (1) LMSW MSW レジスタに 16 ビットのデータをロードする.
- (2) CLTS TS ビットをリセットする.
- (3) HLT 8086 の HLT 命令と同じ。
- (4) MOV CRn, r32 コントロールレジスタにデータを書き込む.
- (5) MOV r 32、CRn コントロールレジスタを読み取る。
- (6) MOV TRn, r32 テストレジスタにデータを書き込む。
- (7) MOV r 32. TRn テストレジスタを読み取る。
- (8) MOV DRn, r 32 デバッグレジスタにデータを書き込む.
- (9) MOV r 32, DRn デバッグレジスタを読み取る。

ただし、r32 は 32 ビットのレジスタである。

る.

テストレジスタとデバッグレジスタは、それぞれ9章と14章で説明されてい

 \mathbf{SMSW} 命令は \mathbf{MSW} レジスタの内容を転送するが、どの特権準位でも使用できる。

図8・4 に示す CR 0 レジスタに、次のようなピットを含む。

8. 保護機能命令

- (1) PG ページング機能動作を示す.9章を参照のこと.
- (2) PE 保護モートを示す.12章を参照のこと.
- (3) **TS** タスク切り換えを行った時に、CPU のファームウェアによりセットされる (ソフトウェアがリセットするまで、セットされたままである).
- (4) ET 1の場合、80387 が実装されていることを示す。CPU がリセットされた時、CPU が80387 の実装を検知し、このビットをセット、またはリセットする。
- (5) ET 0の場合、80387の未実装を示す。この場合に EM と MP ビットの値はソフトウェアで設定され、次の意味を持つ。

EM	MP	
0	0	80287が未実装され、エミュレーションソフトウェアもなし、
1	0	80287が未実装されているが、エミュレーションソフトウェアが用意されている。
0	1	80287 が実装されている。
1	1	許されない値.

注意:80287 が実装されているかいなかを、ソフトウェアで調べる. 詳しいことについては、80286 のマニュアルを参照のこと.

8·7 IOPL と関係のある命令

フラグレジスタ (EFLAGS) のビット 12~13 を IOPL ビットという (図8.5 を参照のこと). IOPL ビットは、タスク切り換えの時に更新される、また、特権 準位0で次の命令を実行すると、IOPL も更新される。

POPF, POPFD, IRET, IRETD

他の特権準位では、上記の命令を実行しても更新されない、



図 8-5 EFLAGSレジスタ

IOPL≥CPLという条件を満たす場合に、次の命令は正常に実行されるが、満たさない場合は、以下説明するように正常に実行されない。

- (1) POPF/POPFD IF ビットは更新されない、
- (2) IRET/IRETD IF ビットは更新されない、
- (3) STI 障害 #13 が発生する。
- (4) CLI 障害 #13 が発生する。
- (5) I/O命令 TSSのI/O番地ピットマスクを参照する。

STIとCLI 命令はIF フラグの値を変更し、割り込み信号(INTR)と関係のある命令である。IF フラグの値により、INTR 信号による割り込みの発生がとどこおり、システム全体の動作が変わるので、上記の条件を満たすプログラムのみがこれらの命令を使用できる。

I/O命令は、周辺装置の動作モードを変えるために使われる、周辺装置の動作モードが変わると、システム全体の動作モードも変わってしまうので、I/O命令を実行するのに上記の条件を満たさなければならないことになる。

図6・10 に示したように、I/O 番地ビットマスクは TSS に格納されているビットストリングである。このビットストリングは、ビットマスクオフセットという

8. 保護機能命令

位置から始まり、その長さが $8 \, \mathrm{K} \,$ パイトである。同図に示すように、ビットマスクオフセットはオフセット $66 \, \mathrm{H} \,$ に格納されている。

IOPL < CPL の条件で、 I/O 命令を実行すると I/O 番地ビットマスクが参照される。 各ビットは、一つの I/O 番地に対応する。 ビットが 1 の場合、障害 #13 が発生する。 I/O 命令で 2 パイト以上にアクセスする場合、 それぞれのパイトの I/O 番地に対応するビットは、 すべて 0 でなければならない。 違う場合は、 障害 #13 になる。

ヒットマスクオフセットの値は、図8.6からわかるように次の範囲にある。

68 H≤ビットマスクオフセットの値<TSS の大きさ

一般に、ビットストリングが TSS の大きさを越えている場合、ビットストリングの越えている分に対応する I/O 番地は使用できない。ビットマスクオフセットが TSS の大きさを越えている場合、すべてのビットがセットされているとみられる。




図 8・6 1/0 季地ピットマスクの例

この例には、次の値をセットする。

ビットマスクオフセット=68 H

-) TSS の大きさ (パイト数-1)=78 H

ビットストリングの長さ=11 H

ビットストリングの最後のバイト (FF) が終止パイトとして使用されるので、ビット数が正味 $16\times8=128$ になる。これが I/O 番地 $0\sim127$ に対応するので、I/O 番地 $128\sim65565$ にアクセスする時に障害 ±13 が発生する。

8・8 実行可能なモード

下の表に、実行可能な命令のモードを示す.

命令	実モード	仮想 8086 モード	保護モ	- F
ep cp	天七一ト	12/2 8086 E-F	特権準位1-3	特権準位C
LGDT	Y	N	N	Υ
SGDT	Y	Y	Y	Y
LIDT	Y	N	N	Υ
SIDT	Y	Y	Y	Y
LLDT	N	N N	N	Y
SLDT	N	l N	Y	Y
LTR	N	l N	N	Υ
STR	N	l N	Y	Y
LMSW	Y	l N	N	Y
SMSW	Y	Y	Y	Y
LAR	N	N N	Y	Y
LSL	N	l N	Y	Y
VERR	N	l N	Y	Y
VERW	N	N	Y	l y
ARPL	N	N	Y	Y
CLTS	Y	N	N	Y
HLT	Y	l N	N	Y
CRnアクセス	Y	N	N	Y
DRnアクセス	Y	N	N	Y
TRnアクセス	Y	N	N	Y

Y:実行可能

N;実行不可能

セグメントはメモリの論理単位であるが、セグメントの長さが一様でないので不都合になる場合がある。そこで、ページング機能を導入する。ページは、メモリの物理的単位でその長さが一定の4Kである。ページング機能を導入することにより、セグメントの不都合をなくすことが可能である。

9·1 PとAビット

図2・11 に示すように、セグメントのディスクリプタのアクセスバイトに Pと Aビットがある。図9・1 に示すように、仮想メモリの大きさがタスク当たり 2⁴⁶ パイトであるのに対し、実メモリは 2³² パイトしかない。したがって、仮想メモリにあるプログラムセグメントを、一度にすべて実メモリにロードすることは不可能である。Pビットは、セグメントが実メモリにロードされているかいなかを示すビットである。Pビットが1であるディスクリプタは、そのセグメントが実メモリにロードされていることを意味する。




図 9・1 PとAピット

次の命令を考察しよう.

MOV DS, AX

ただし、AX が図9・1 に示すように、GDT または LDT のディスクリプタ#2 を指し示すとする。ディスクリプタ#2 が CPU のディスクリプタレジスタにロートされたら、CPU のファームウェアが、ディスクリプタの A ビットを自動的にセットする。しかし、CPU のファームウェアは A ビットをリセットしない。したがって、セグメントは一度でもアクセスされたら、その A ビットがセットされ、そして、セットされたままである。

次の命令を考察しよう.

MOV ES.AX

ただし、AX がディスクリプタ#1を指し示すとする。ディスクリプタ#1の Pビットが0なので、このディスクリプタが記述するセグメントは、実メモリに ロードされていないはすである。したがって、上記の命令を実行すると障害 #11 が発生する。一般に、その割り込み処理ルーチンがローダでアクセスしようとするセグメントを、仮想メモリより実メモリヘロードする。実メモリの空いている領域を探し、セグメントをそこへロードする。ロードしたら、ディスクリプタの Pと A ビットをセットし、ロードした実メモリの番地をディスクリプタへ登録する。

空いている領域がない場合、ローダがディスクリプタ #0 のような、P=1 と A=0 であるディスクリプタを探す。このようなディスクリプタが記述するセグメントは、実メモリにはロードされているが、一度もアクセスされていない。このようなセグメントが占める実メモリ上の領域に、アクセスしようとするセグメントをロードすれば良い。実メモリにあるセグメントを、ディスクに格納しなければならない場合がある。P=1 と A=0 であるディスクリプタがなければ問題になる。このような状態にならないように、OS が、普通、定期的に A ビットをリセットする。そうすると、あまりひんぱんにアクセスされないセグメントを記述するディスクリプタ内の A ビットがリセットされ、あまりアクセスされないセグメントが占める領域に、アクセスしようとするセグメントをロードすることになる。

このようにして問題が解決されるが、実メモリにあるセグメントの長さが一般にアクセスしようとするセグメントの長さと異なる。ロードしようとするセグメントより大きい領域を見付けなければならない。そこで、ページング機能を導入する。セグメントの代わりに、長さが一様(4K パイト)であるページを使用する。ページを使用することにより、セグメントの長さが異なる問題が解決される。ページング機能を実施する場合、ディスクリプタの P と A ピットの代わりに、ページ用の別の A アントを使用する。

9・2 リニアアドレスと実番地

CPU 中にコントロールレジスタの一つである CRO があり、そのビット 31 (PG ビット) をセットすればページング機能が働く、ページング機能は、保護モードで実施しなければならないので、CRO のビットの設定は次のようになる。

PGビット (ビット 31)	PEピット (ピット0)	
0	0	実アドレスモード
0	1	保護モード
1	0	予 約
1	1	ページング機能実施

リニアアドレスは、セグメントユニットが出力する 32 ビットの番地である、ページング機能を実施しない場合、リニアアドレスは実番地になる。ページング機能が動作する場合、図 $9\cdot2$ に示すようにリニアアドレスをベージングユニット に入力し、 32 ビットの実番地に換算する。 CR3 レジスタにメモリにあるディレクトリの実番地が格納されている。ディレクトリの実番地は 4 K の整数倍である、リニアアドレスのビット $22\sim31$ (10 ビット)を、ディレクトリのインデックスとして使用し、4 バイトのエントリー(項目)を見付ける。ディレクトリのエントリー数が 1 K で、ディレクトリの長さが 4 K バイトになる。

ディレクトリのエントリーの内容が、メモリに存在するページテーブルの実番地である。ページテーブルの実番地も 4 K の整数倍である。リニアアドレスのビット $12\sim21$ (10 ビット)をページテーブルのインデックスとして使用し、4 バイトのエントリーを見付ける。ディレクトリのように、そのエントリー数も 1 K である。

ページテーブルのエントリーの内容はページの番地であり、ページは実メモリの物理単位である。ページの長さは4Kパイトである。ページの番地も、4Kの整数倍である。リニアアドレスのビット0~11をオフセットとして使用し、ページの実番地に加算し、ページ内の実番地を算出する。このようにして、CPUのページングユニットがメモリに存在するディレクトリとページテーブルを利用し、32ビットのリニアアドレスを32ビットの実番地に換算する。




図 9・2 ページングユニットの機能

9・3 リニアアドレスから 実番地への変換例

図9・3 に示すように、4834056 H というリニアアドレスを実メモリに変換する。CR3 レジスタに、ディレクトリの実番地(5000H)が格納されている。リニアアドレスのビット 31~22(12H)をディレクトリのインデックスとして使用する。ディレクトリのエントリーのオフセット(4*12H)が得られる。したがって、エントリーの実番地は 5048H である。




図 9・3 リニアアドレスから実番地への換算例

求めているページテーブルの実番地のビット 31~12 は、ディレクトリのエントリーの内容のビット 31~12 (0000BH) に格納されている。リニアアドレスのビット 21~12 (34H) をページテーブルのインデックスとして使用し、ディレクトリの場合と同様に、ページテーブルのエントリーの実番地(0B0DOH)を求める。

ページテーブルエントリーの内容のビット31~12(3000H)が,実メモリ上

のページ番地のビット $31\sim12$ である。このページ番地に、リニアアドレスのビット $11\sim0$ (56H)であるオフセットを結び付け、求める実番地(3000056H)が得られる。

上の例において、セグメントユニットが出力した 4834056H というリニア アドレスを、ページングユニットにより 3000056H という実番地に換算する。 実番地を算出する際、実メモリに存在するディレクトリとページテーブルを利用する。 図 $9\cdot3$ にはページテーブルを一つしか示さないが、ページテーブル数は最大 1 K である。

OS が、ディレクトリとページテーブルの内容を管理することにより、232 バイトの実メモリをページ単位でタスク当たり246 バイトのプログラムに割り当て管理する。CPUのページングユニットは、ディレクトリとページテーブルによりリニアアドレスを実番地に変換する。この番地変換機能をページング機能と言い、OS のメモリ管理をサポートする。

9・4 ディレクトリのエントリー

図 $9\cdot 4$ (a) にディレクトリのエントリーのフォーマットを示す。P ビットは、 項目が不正かいなかを示す、P ビットが 1 の場合には、番地換算に項目が使用で きるが、Pビットが0の場合使用できない、R/WとU/Sビットは、ページ保護 **機能**に使用される(9·6 節を参照のこと)。






図 9・4 エントリーのフォーマット

A ビットは、ディスクリプタの A ビットと同じ意味を持つ、つまり、プログ ラムが、そのエントリーの記述する領域内の番地にアクセス(読み取りまたは書 き込み)をする時に、A ピットが CPU のファームウェアによりセットされる。 CPU のファームウェアは、このビットをリセットしない、いったんセットした ら、プログラムがリセットするまで、このビットはセットされたままである。

ビット9~11 は、ユーザが使えるビットである。ページテーブルの実番地のビ ット 12~31 は、エントリーのビット 12~31 に格納されている。ページテーブル の実番地は4Kの整数倍なので、そのビット0~11はすべて0である。

9・5 ページテーブルの エントリー(項目)

図9・4(b) に、ペーシテーブルのエントリーのフォーマットを示す。P ビットは、ディレクトリのエントリーのP ビットと同じ意味を持つ。R/W と U/S ビットは、ページ保護機能に使用される(9・6 節で説明する)。

A ビットはアクセスビットである。つまり、プログラムが、このエントリーの 記述するページにアクセスする時に、CPU ファームウェアによりセットされる。 ディレクトリのエントリーと同様に、CPU ファームウェアは A ビットをリセットしない。

9・1 節で説明したように、ページテーブルエントリーの P と A ビットは、実メモリ上のページ管理に使用される. つまり、仮想メモリと実メモリ間にページをスワップする時に、P ビットが1 で A ビットが0 であるエントリーの記述するページを、実メモリより仮想メモリへ転送する。

Dビットは、そのエントリーの記述するページが書き込まれたかいなかを示す、 プログラムがページにデータを書き込む時に、CPU ファームウェアが D ビット をセットする、A ビットと同様、CPU ファームウェアはこのビットをリセット しない。

エントリーのビット $12\sim31$ に、ページの実番地のビット $12\sim31$ が格納されている。ページの実番地も 4 K の整数倍なので そのビット $0\sim11$ はすべて 0 である。

9・6 ページ保護機能

ディレクトリとページテーブルの項目のR/WとU/Sビットによる保護機能は、特権準位0,1と2のプログラムには該当しない、ページに対し、特権準位3のプログラムの持つアクセス権は、これらのビットにより次のように決まる。

U/S	R/W	特権単位3のアクセス権
0	Х	t L
1	0	読み取りのみ
1	1	読み取りと書き込み

上の表からわかるように、U/S ビットが0の場合、R/W ビットの値にかかわらず、特権単位3のプログラムは、そのページにアクセスすることが不可能である。特権単位0、1と2のプログラムのアクセス権は、セグメントディスクリプタのアクセスバイトで決まる。

ページテーブルとディレクトリの項目のビットの値が一致しない場合、狭いアクセス権を示すビットの方が支配的になる、例として、次のようなビットパターンを考察してみる。

mil To Straining	U/S	R/W	アクセス権
ディレクトリの項目	1	0	読み取りのみ
ベージテーブルの項目	1	1	読み取りと書き込み

上の表からわかるように、ページテーブルの項目のビットの値によると、特権 準位3のプログラムはそのページに対し、読み取りと書き込みのアクセス権を持つが、ディレクトリの項目のビットの値によると、書き込みアクセス権を有しない。この場合に、ディレクトリの項目のビットの方が支配的になり、プログラムは読み取りしかアクセスすることはできなくなる。

また、ページング機能が実施されている場合でも、3章で説明されたセグメント保護機能が働く、セグメント保護機能とページ保護機能によるアクセス権が矛盾している場合、狭いアクセス権を取る、たとえば、セグメント保護機能により領域にデータを書き込むことが不可能ならば、ページのR/Wビットの値に関係

なく、すべての特権準位のプログラムはこの領域に書き込み権を持たなくなる。

ディレクトリ、またはページテーブルの項目のPビットが0の場合、すべての特権準位のプログラムは、そのページにアクセスすることが不可能である。R/W と U/S ビットによるアクセス権がない場合、または P ビットが0 の場合に、そのページにアクセスするとフォールトである例外 #14 が発生する。例外 #14 が発生した場合、CPU ファームウェアが次のことをする。

- ページフォールトエラーコードをスタックにプッショする。
- ② アクセスしようとするリニアアドレスを CR2 のコントロールレジスタに 転送する。

スタックにプッシュされるエラーコードのビット 2, 1,0 は次の意味を持つ。



- (1) Pビット=0 ディレクトリ,またはページテーブルの項目のPビットは0である。特権単位0,1,2または3のプログラムがこの例外を発生した。
- (2) **Pビット**=1 ディレクトリとページテーブルの両方の項目の**Pビットが1**である。したがって、このコードは R/W と U/S ビットによるアクセス権がなく、特権進位3のプログラムが発生した例外を意味する。
- (3) **a ビット**=0 読み取り権がないのに読み取ろうとし、例外になった、 特権機位3のプログラムが発生する例外である。
- (4) **aビット**=1 書き込み権がないのに書き込もうとし、例外になった。 特権単位3のプログラムが発生する例外である。
- (5) Iビット=0 特権準位0,1または2のプログラムが発生する例外である.Pビットも0であるわけである。
 - (6) **| ビット**=1 特権準位3のプログラムが発生する例外である。 エラーコートのビットパターンをまとめると、下の表のようになる。

1	a	P	The same of	原	因
0	0	0	特権準位 0.	1または2のプログ	ラムが読み取ろうとした
)	0	1	ありえない		
)	1	0	特權準位 0.	1または2のプログ	ラムが書き込もうとした
)	1	1	ありえない		

9. ページング

1	a	P	原
1	0	0	特権単位3のプログラムが次の理由で発生した例外である ・Pビット=0 ・読み取り権がないのに読み取ろうとした
1	0	1	特権単位3のプログラムが、読み取り権がないのに読み取ろうとした
1	1	0	特権準位3のプログラムが、次の理由で発生した例外である ・P ビット=O ・書き込み権がないのに書き込もうとした
1	1	1	特権準位3のプログラムが、書き込み権がないのに書き込もうとした

9.7 TLB (Translation Lookaside Buffer)

ペーシング機能が実施されている場合、CPU がリニアアトレスを実番地に変換するが、ディレクトリとページテーブルにアクセスするには相当な時間がかかる。そこで、ページテーブルの項目をあらかしめ CPU の中に格納しておくことにより、番地変換スピードが早くなる。

ページングユニットの TLB はそのためである。図9・5 に示すように、TLB はこつのフィールドからなる。ページテーブルデータフィールドにページテーブルの項目が格納され、タグフィールドには、その項目に対応するリニアアドレスのビット $31\sim12$ が格納される。TLB には 32 個の項目を格納することが可能である。

ページテーブルデータフィールドに格納される R/W と U/S ビットは、ページ テーブルの項目の写しよりも、ページテーブルとディレクトリのうち、少ないア




図 9 · 5 TLB

9. ベージング

クセス権を表すビットパターンである. 次表にいくつかの例を示す.

ディレク	トリの項目	ベーシテー	ブルの項目	TLBに格納されるビット	
U/S	R/W	U/S	R/W	U/S	R/W
0	0	1	0	0	0
0	1	1	1	0	1
1	1	1	0	1	0




図 9・6 ページングユニットの動作原理

ページングユニットがリニアアドレスを実番地に変換する際、リニアアドレスのビット 31~12 を TLB のタグフィールドで検索し、見つけた場合、TLB のページテーブルデータフィールドに格納されている実番地を番地変換に使用する.

見つけられなかった場合、9・2 節で説明した通り、CPU がディレクトリを通し、ページテーブルまで見にいかなければならない。そして、アクセスしたページテーブルの項目を TLB に格納する。ただし、U/S と R/W ビットはディレクトリの項目より写す場合もある。TLB が一杯になっていた場合、項目の置換を行う。置換する項目を選定するには、LRU(Least Recently Used) アルゴリズムを使う。LRUとは、最近最もアクセスされていないものを置換する項目として選定するアルゴリズムである。

図9・6 に、ページングユニットの番地変換の動作の流れを示すフローチャートを示す. リニアアドレスのビット 31~12 が TLB のタグと一致した場合、ヒット (HIT) と言い、タグの内容のどれとも一致しない場合、ミス (MISS) と言う、マルチタスクシステムの場合、ヒットする確率が 98 % である. したがって、80386 はほとんどディレクトリやページテーブルへ見にいく必要がない.

9.8 TLBのテスト

図9.7 に示すように、TLB は四つのユニットからなり、各ユニットに8個の




図 9·7 テストレジスタによる TLBのテスト

エントリーを格納する. TLB をテストレジスタを使ってテストすることが可能 である. テストする内容は、TLB からエントリーを読み取る事と TLB にエント リーを書き込む事である.

TLB にエントリーを書き込む場合、次のように命令を実行する.

MOV TR7, EAX (実番地を設定する)

MOV TR6.EBX (TLBへの書き込みを実施する)

図9・7、そして上記の命令からもわかるように、まずTR7レジスタのビット $31\sim12$ に TLB に書き込む実番地を設定しておく、この時に、TR7レジスタのビット 4に転送される値により、書き込む TLB の位置が次のように決まる。

TR7のビット4 0: TLBの内部回路で決まる 1: TR7のビット3と2に転送される値で決まる

ピット		********
3	2	書き込むエントリーの位置
0	0	TLBのユニットO
0	1	TLBのユニット1
1	0	TLB のユニット 2
1	1	TLB のユニット 3

次にTR6レジスタに、TLBに書き込む他のデータを次のように転送する.

ピット31~12	リニアアドレス
ピット11	Pビット
ピット10	DEAL
ピット9	Dビットの反転値
ピット8	U/Sピット
ピットフ	U/Sビットの反転値
ピット6	R/Wピット
ピット5	R/Wビットの反転値
ピットロ	0(書き込みを実施する)

上記のデータをTR6レジスタに転送した時に、TR7レジスタに設定した実番地とTR6に転送したリニアアドレス、およびP、D、U/SとR/Wビットの値をTLBに書き込む、TR6レジスタのビット0に0を転送しなければならない。TLBにはスントル、大きな形に対し、サルウトラに全会を集合され

TLBよりエントリーを読み取る場合、次のように命令を実行する.

9. ペ ー ジ ン グ

MOV TR6.EAX

TR6 レシスタに次のデータを転送することにより、TLB からの読み取りを実施する。

ピット 31~12	リニアアドレス
ピットロ	1

ピット 0をセットする事により、ピット 31~12 に転送するリニアアトレスに 対応する実番地を、TR7 レジスタのピット 31~12 に転送する、TR7 レジスタ のピット 4 は、エントリーを TLB より読み取る時に、ヒット(HIT)またはミ ス(MISS)に当たったかいなかを示す。

$$\forall y \models 4$$
 $\begin{cases} 1 : \forall y \models (HIT) \\ 0 : \exists x \in (MISS) \end{cases}$

ミスの場合、TR7レジスタの内容は定義されない。

10. 仮想86モード

8086 ソフトウェアを、80386 の実モード、または 仮想 86 モードで実行することが可能である. 仮想 86 モードも保護モードにあるので、8086 ソフトウェアを他の保護のプログラムと同時に、実モードに 戻らずに実行することができる. また、仮想 86 モードでは、CPU が 2º² バイトの実メモリにアクセスする事が可能なので、ページング機能を利用する事により、8086 が本来占領している 1 M の空間を、実メモリのどの領域にも写象することができる.

10・1 セグメントユニットの 動作とVMビット

仮想 86 モードでは、セグメントのディスクリプタレジスタの内容は次のようである。

セグメントの実番地部	16*セレクタレジスタの内容		
セグメントの大きさ部	OFFFFH		
セグメントの属性部	DPL=3	G=0	
	P=1	ED/C=0	
	A=1	W/R=1	
	E CSレジ その他	ンスタの場合=1 の場合=0	D=

ディスクリプタレジスタの内容からわかるように、セグメントユニットは実モードと同様に動作するが、プログラムは特権準位3にある。また、EFLAGS レジスタの VM と言う、新しいビットがセットされている。普通の保護モードでは、VM ビットが0 である。VM ビットのセットとリセットについては、10.5 節で説明する。

10 · 2 保護機能

次の命令は、保護モードでは CPL=0 のプログラムしか実行できない. 仮想 8086 モードでは CPL=3 なので、これらの命令を実行すると障害 #13 が発生する.

MOV CRn, REGISTER MOV REGISTER, CRn
MOV DRn, REGISTER MOV REGISTER, DRn
MOV TRn, REGISTER MOV REGISTER. TRn

LGDT LIDT LMSW CLTS

HLT

次の命令は仮想86モードでは知られていないので、実行すると障害#6が発生する.

LLDT SLDT
LTR STR
LAR LSL
VERR VERW

ARPL

FLAGS レジスタのビット 13と 12 を IOPL ビットという. IOPL=3 (3 が 仮 想 86 モードで実行するプログラムの特権準位である) という条件を満たさない 場合、次の命令を実行すると障害 #13 が発生する.

CLI,STI,POPF/POPFD,PUSHF/PUSHFD IRET/IRETD,

INT n

たたし、n=3の場合、トラップ#3が発生する。

IN、OUT、INS とOUTS などの I/O 命令を実行する時に IOPL ビットの値 と関係なく、CPU が TSS の I/O 番地ビットマスクを見にいく。I/O 番地に対応 するビットマスクが 1 ならば障害 #13 が発生する。ビットマスクが 0 の場合、I/O 命令を正常に実行する。I/O 番地ピットマスクについては、 $8\cdot7$ 節を参照のこと。

10・3 タスク切り換えによる モード遷移

図 $10\cdot 1$ に示すように、タスク切り換えにより保護モートから仮想 8086 モート へ達移する。仮想 86 モードのタスクの TSS に、EFLAGS の VM ビットは 1 で なければならない。




図 10・1 タスク切り換えによる保護と仮想 86 間のモード遷移

割り込みによるタスク切り換えて、仮想 8086 モードから保護モードへ戻る。保護モードのように割り込みでタスク切り換えをするには、割り込みに対応する IDT の項目がタスクゲートでなければならない。保護モードのタスクの TSS に、EFLAGS の VM ビットが 0 でなければならない。

タスク切り換えにはいろいろな方法があるが、仮想8086 モードから保護モードへ戻るには、割り込みによるタスク切り換えしか使用できない。したがって、保護モードより仮想8086 モードへ入るには、IRET 命令によるタスク切り換えが妥当であるが、どのタスク切り換え方法でもモード遷移を行える。

10・4 同一タスク内のモード遷移

仮想8086モードのタスクが実行している間,割り込みが発生すると、保護モードと同様に制御移行が行われる。つまり、CPU がIDT へ見にいき、IDT の項目が割り込みまたはトラップゲートの場合、5章で説明した同一タスク内の制御移行が行われる。保護モードでの制御移行と異なる点は、次のようになる。

① CPU の EFLAGS レジスタの VM ビットがリセットされる.

このような制御移行で、CPU が保護モードへ戻る。10・3 節で説明したモード 遷移とは異なり、この場合、同一 TSS を使用するので、制御移行の行先が割り込み処理ルーチンとなる。VM ビットがリセットされたので、割り込み処理ルーチンが保護モードで実行される。CPU の EFLAGS レジスタの VM ビットがリセットされたが、スタックにブッシュされているフラグの VM ビットは1となる。このようなモード遷移を図 10・2 に示す。




図 10・2 同一タスク内のモード連絡


② 特権準位3より特権準位0に移行する。

仮想モードでは、プログラムは特権準位3で実行する。上述した制御移行をする時には、割り込み処理ルーチンが特権準位0になければならない。しかも、コードセグメントのディスクリプタのCビットが0であること。この二つの条件を満たさない場合、正常な制御移行をせずに障害 #13 が発生する。

③ 特権準位0のスタックのイメージが異なる。

10. 仮想 86 モード

コードセグメントの特権単位が3から0に変わるので、スタックの特権単位も変わるが、特権単位0のスタックのイメージは図10・3に示され、一般の保護モードと異なる。保護モード内の制御移行の場合、特権単位0のスタックにSS、ESP、EFLAGS、CSとEIPレジスタしかブッシュされてないが、仮想8086モードにより保護モードへ制御移行をする場合、図に示すように、GS、FS、DSとESレジスタもプッシュされている。なぜならば、これらのレジスタの内容が、セレクタよりも仮想8086モードの8086プログラムセグメントのベース番地なので、保護モードの割り込み処理ルーチンでは使用できないからである。



処理ルーテンのスタックイヌージ

図 10・3 特権 0 のスタックイメージ

④ DS, ES, FS と GS セレクタレジスタがリセットされる.

上記のように、これらのセレクタレジスタが準位0のスタックにプッシュされた後、リセットされる。

割り込み処理ルーチンの最後の命令(IRETD)を実行すると、スタックにプッシュされた EFLAGS をポップし、CPU の中の VM ビットがセットされ、再び仮想 8086 モートに戻る。スタックにプッシュされた、GS、FS、DS と ES もそれぞれのセレクタレジスタにポップされる。IRETD 命令は準位 0 のプログラムで実行しなければならない。IRET 命令は使えないので注意を要する。

10・5 仮想 8086 モードにおける割り 込みと VM ビットの変化

 $10\cdot 2$ 節~ $10\cdot 4$ 節で説明した内容を、別の角度から述べてみる、仮想 8086 モードでは、CPU の中の VM ビットが 1 で、POPFD 命令ではリセットされない、VM ビットがリセットされるのは、割り込み、または例外が発生する時のみである。また、PUSHF 命令で EFLAGS をブッシュした時に、スタックイメージ上の VM ビットは必ず 0 になっている。

仮想8086モードで、割り込み、または例外が発生したら、CPUのVMビットが必ずリセットされる。CPUがIDTへ見にいき、割り込み番号に対応するIDT項目が割り込み、またはトラップゲートの場合、保護モードの処理ルーチン




図 10・4 仮想 86 モードにおける割り込み/例外

10. 仮想 86 モード

に入る。このような制御移行は、10・4節で記述されている。

IDT の項目がタスクゲートの場合、タスク切り換えを行う. 図10・4 のように、 新規タスクの TSS の VM ビットが 0 ならば、保護モードのタスクへ切り換える。 このようなタスク切り換えは、10・3 節で記述されている。

新規タスクの TSS の VM ビットが1 ならば、CPU の VM ビットが再びセットされ、仮想 8086 モードの他のタスクへ切り換える.この新規タスクから前のタスクへ戻るには、IRET 命令(NT ビット=1)を実行する.IRET 命令で、VM ビットはリセットされないので保護モードには戻らない.

割り込み、または例外以外の手段(CALL、JMP または IRET 命令)による タスク切り換えて、仮想 8086 モードから保護モードに戻れるかいなかというと、 CALL、JMP または IRET 命令を実行した時に、割り込み、または例外と異な り、CPU の VM ビットはリセットされない、CPU の VM ビットがセットされ たままで、タスク切り換えを行う。たとえ、新規タスクの TSS の VM ビットが 0 であっても、CPU の VM ビットが1 の場合、タスク切り換えする際、EFLA GS の下位の 16 ビットしか更新されないので、CPU の VM ビットはリセットされない、したがって、割り込みまたは例外以外の手段によるタスク切り換えでは、 保護モードに戻る事は不可能である。

10・6 仮想 8086 モードにおける

仮想8086モートでペーシング機能を使用する事は可能である。しかし、この モートでは、コートセグメントが特権準位3にあるので、CR0レジスタを変更 する事は不可能である。したがって、ページング機能を動作させるには、あらか じめ保護モードで CR0 レジスタのビット 31 (PG ビット) をセットしておいて、 仮想8086 モードに入らなければならない。

仮想8086モードで、リニアアドレスは実モードと同様に計算され、一般に20 ビットになる。あふれる場合、繰り上げビットは、ビット 20 に繰り上がる。図 10·5 に示すように、リニアアトレスのビット31~22 は必ずすべて0であるので、 ディレクトリの最初のエントリーのみが参照される。したがって、一つのページ テーブルだけを使用する事になる。また、ヒット21も0なので、最大ページテ ーブルの272 個のエントリーしかアクセスしない、これは、実メモリの(1 M+ 64 K) ハイトの領域に相当するものである(繰り上げビットが発生した場合)。

10.5 節で記述したように、仮想モートで保護モートに戻らず、一つのタスクか ら他のタスクへ切り換えることは可能である。タスク切り換えをする際、CR3 レジスタも更新されるので、図10・6 に示すように、各タスクに一つのディレク




図 10-5 仮想 86 モードのページング機能




図 10・6 ページング機能を利用する複数タスクシステム

トリと一つのページテーブルを割り当てられる。各ページテーブルは,実メモリ $(1\,\mathrm{M}+64\,\mathrm{K})$ の領域に写象され,実メモリの全体の空間を利用する事が可能である。また,図 $10\cdot6$ に示すように、各タスクの占める領域が重なる場合もある。この重なる部分は、普通,OS のルーチンまたは共通なデータのような領域に割り当てる。

10・7 8086 の OS

仮想 8086 モードでアプリケーションプログラムが OS のプロシージャを呼び 出すのに、図 10・7 に示すように、CALL または INT 命令を実行する。CALL 命令の場合には、8086 の CPU と同様に制御を移行するので問題はない。しか し、INT 命令の場合は、特権準位が 3 から 0 に変わり保護モードに入る。特権 準位 0 にある保護モードの割り込み処理ルーチン(IF ルーチン)が、IRETD 命令を実行して制御を特権単位 3 にある本来の OS ルーチンに移行する。このよ うに、制御を直接に特権単位 3 にある OS ルーチンに移行せずに、特権単位 0 に ある IF ルーチンを経由する。IRETD 命令で仮想 8086 モードの特権単位 3 の OS ルーチンへ制御移行する前に、スタックを図 10・8 に示すように修正する。つ まり、CS と EIP を OS ルーチンの先頭番地に変更する。




図 10・7 OS ルーチンの呼び出し

特権準位3にあるOSのルーチンは、元の8086ルーチンで INT 命令で呼び出されるので、最後の命令がIRETである。したがって、特権準位3のスタックを図に示すイメージにしなければならない。特権準位0のスタックにプッシュされた ESP (特権単位3のスタックのポインタ)も変更する。特権単位0のスタック・イメージの修正と、特権単位3のスタックの設定を保護モードのIFルーチンが、

10、仮想86モード




図 10・8 スタックの修正と設定

IRETD 命令の実行前に済ませなければならない.

以上まとめると、特権準位0の \mathbf{IF} ルーチンが \mathbf{IRETD} 命令を実行する前に、次の事をする。

- ① 特権単位 0 のスタックにプッシュされた CS: EIP を OS ルーチンの先顕にする。
- ② OS ルーチンから IRET 命令で仮想 8086 モードのアプリケーションプログラムへ戻れるように CS: IP (戻る番地)と FLAGS を特権準位3のスタックに設定する。
- ③ 特権単位0のスタックにブッシュされたESPを、特権単位3のスタックのIPに指し示すように修正する。

10 ⋅ 8 80386 Ø OS

図 10・9 に示すように、特権準位 3 にある仮想 8086 モードのプログラムは、特権準位 0 にある保護モードの80386 の OS サービスを利用する場合がある。サービスルーチンを呼び出すには、INT 命令を実行して、いったん IF ルーチンを経由しなければならない。なぜなら、割り込み以外の方法では、特権準位 0 の保護モードに入れないからである。この上に、普通、サービスルーチンが保護モードの32 ビットのアプリケーションプログラム用に作成されているので、IF ルーチンが必要である。仮想 8086 モードのアプリケーションプログラムが用意したパラメータを、OS のサービスルーチンに引き渡さなければならない。IF ルーチンが、このパラメータを保護モードの32 ビットスタックにプッシュする。サービスルーチンから見た場合、パラメータが、あたかも保護モードのアプリケーションプログラムより引き渡されたように、スタックへ設定しなければならない。




図 10・9 保護モードの 80386 OSサービスルーチンを利用する



▮ ▮。 ソフトウェア開発

実モードのソフトウェアは、8086と同様にプログラムのみからなるが、保護モードとなると、プログラムの外にディスクリプタテーブルも必要である。プログラムとディスクリプタテーブルからなるソフトウェアの開発には、ビルダ(BLD 386)という新しいソフトウェア開発ツールを使用する。例をあげ、ソフトウェア開発を説明する。

11・1 コールゲートの呼び出し

一例として、図11・1 に示すように、特権準位3 にあるアプリケーションタスクをあげる。かりに、アプリケーションタスクが特権準位0 にある OS プロシージャを呼び出す。この制御移行においては、特権単位が変わるのでコールゲートを使わなければならない。図11・2 に、アプリケーションタスクと OS プロシージャのリスティングを示す。アプリケーションタスクでコールゲートを呼び出すには、次の命令を実行する。

CALL PROC_GATE

ただし、PROC_GATE は OS プロシージャ名でなく、コールゲートの名称である。コールゲート名は、プログラムでは次のように宣言する。

EXTRN PROC_GATE: FAR

コールゲート名は、プログラマが与える名称である. コールゲートは、**ビルドファイル**の中に定義される. ビルドファイルは、11・2 節で説明する.

この例のソフトウェアでは、特権単位0と3を使用するので、二つのスタックセグメントが必要である。このスタックは、それぞれ次のように定義する。

STACKO STACKSEG 4096 STACK3 STACKSEG 4096




図 11・1 特権進付間制御総行

NAME PROGEXAM EXTRN PROC_GATE: FAR PUBLIC IO_PROC STACKO STACKSEG 4096 STACK3 STACKSEG 4096 DATA SEGMENT RW ANY DS ? DATA ENDS CODES SEGMENT ER START: PUSH EAX : バラメータ | アプリケーションタスク CALL PROC_GATE CODE3 ENDS CODEO SEGMENT ER IO_PROC PROC FAR OS プロシージャ IO_PROC ENDP CODEO ENDS END START.DS:DATA.SS:STACK3 図 11・2 アプリケーションタスクと OS プロシージャのリスティング

ただし

STACKO,STACK3 (セグメント名)

STACKSEG (予約語)

4096 (スタックセグメントのバイト数)

11・2 ビルドファイル

ビルドファイルは、新しいファイルでディスクリプタテーブルを記述する。ビルドファイルの内容の例を、図11・3 に示す。BLDEXAM はプログラム ID である。SEGMENT は子約語で、セグメントの属性等を定義する。この例では、二つのコードセグメント、一つのデータセグメントと二つのスタックセグメントの属性の定義を示す。各セグメントの属性を次のように定義する。

```
BLDEXAM:
SEGMENT
   PROGEXAM, CODEO
                     (DPL=0).
   PROGEXAM.CODE3
                     (DPL=3).
   PROGENAM. DATA
                     (DPL=3).
   PROGEXAM.STACKO
                     (DPL=0).
   PROGEXAM.STACK3 (DPL=3):
GATE
   PROC_GATE(ENTRY=IO_PROC.
              DPL=3.
              WC=1.
              CALL):
TABLE
   APPL_LDT (ENTRY = (PROGEXAM.CODE3.
                    PROGEXAM. DATA.
                    PROGEXAM.STACKO.
                    PROGEXAM.STACK3)):
TASK
   APPL_TSS(OBJECT=PROGEXAM
             LDT = APPL_LDT,
             DPL=3.
            STACKS=(PROGEXAM.STACKO));
TABLE
   GDT (ENTRY = (PROCEXAM.CODEO.
               APPL_LDT,
               APPL_TSS.
               PROC_GATE)):
END:
```

図 11・3 ヒルドファイルの例

PROGEXAM.CODEO (DPL=0)

PROGEXAM がプログラムのモジュール名で、CODEO がコードセグメントの名称である。DPL は子約語で、DPL=0 はこのセグメントの特権単位が 0 である事を指定する。

GATE は、予約語でコールゲート、制り込みゲート、トラップゲートとタスク ゲートを定義する。この例のソフトウェアはコールゲートしかなく、次のように 定義する。

PROC_GATE(ENTRY=IO_PROC.

DPL =3.

WC =1

CALL):

PROC_GATE がコールゲートの名称で、プログラムで CALL 命令により呼び出される. 4・4・1 節で説明したように、コールゲートの内容は、行先プロシージャの先頭論理番地である. ENTRY は予約語で先頭番地を定義するが、プロシージャの名称(IO_PROC)を指定すればよい. ただし、IO_PROC はプログラムで PUBLIC の名称として宣言しなければならない. DPL=3 は、このコールゲートの特権準位が3である事を指定する. WC は予約語で、WC=1 はパラメータ数が1である事を指定する. つまり、アプリケーションタスクがOS のプロシージャを呼び出す際、一つのパラメータ(32 ビット)が引き渡される事を意味する. 4・4・2 節で説明したように、特権準位3のスタックへがラメータを写す時には、WC で指定されている数値に従う. CALL は、予約語でこのゲートがコールゲートである事を示す。

TABLE は子約語で、LDT、GDT と IDT というディスクリプタテーブルを定義する。最初の TABLE は LDT を次のように定義する。

TABLE APPL_LDT(ENTRY=(PROGEXAM.CODE3,

PROGEXAM. DATA.

PROGEXAM.STACKO,

PROGEXAM.STACK3))

APPL_LDT は LDT セグメントの名称である. ENTRY は子約語でテーブルの内容 (ディスクリプタ) を指定する. この場合、PROGEXAM. CODE3、PROGEXAM. DATA、PROGEXAM. STACKO と PROGEXAM. STACK3 と

11. ソフトウェア開発

いうセグメントのディスクリプタを登録する。

TASK は予約語で、TSS を次のように定義する(TSS については $6\cdot 4$ 節を参 照のこと)。

TASK APPL_TSS(OBJECT=PROGEXAM.

LDT =APPL_LDT,

DPL =3,

STACKS=(PROGEXAM.STACKO))

APPL_TSS は TSS のセグメント名である。OBJECT は予約語で CPU レジスタの初期値を定義するが、ここに PROGEXAM というモジュール名が指定される(図 $11\cdot 2$ を参照のこと)。このモジュールの 穀後の END 擬似命令が、次のように記述されている。

END START, DS: DATA, SS: STACK3

START がプログラムの先頭で、その論理番地を CS と EIP の初期値として登録する. DATA は、データセグメントの名称で、このセグメントを記述するディスクリプタのセレクタを、DS、ES、FS と GS レジスタの初期値として登録する. STACK 3 はスタックセグメントの名称で、そのディスクリプタのセレクタを SS レジスタの初期値として登録する. ESP レジスタの初期値を 0 とする.

TSS の定義に戻るが、LDT は予約語であり、LDT 名を指定する事により LDT のセレクタを定義する。DPL は TSS の特権準位を指定する。STACKS は予約語で、特権準位間を制御移行する際に、SS レジスタに 転送される更新値を定義する。この場合、PROGRAM・STACKO を指定するが、それは特権準位 0 へ制御を移行する時に、SS レジスタに PROGRAM・STACKO を記述するディスクリプタのセレクタを更新値として転送する事を意味する。他の特権準位(1 と 2)に対する更新値は定義されていない。6・4 節で説明したように、特権準位 3 のための更新値は定義されていない。6・4 節で説明したように、特権準位 3 のための更新値は不要である。

最後にTABLE が再び指定されるが、これはGDT を定義する。GDT に次のセグメントのディスクリプタを登録する(注:GDT は予約語である)。

PROGEXAM.CODEO (OS プロシージャが入っているセグメント なので、グローバル空間に割り当てる)

APPL_TSS (TSS のディスクリプタを、必ず GDT に登録する) APPL_LDT (LDT のディスクリプタも、必ず GDT に登録する) PROC GATE(すべてのタスクが参照することが可能になるよう に、共通項目としてコールゲートを GDT に登録す る)

最後に、ENDという予約語が記述される。ENDはビルドファイルの最後を表 **す**.

■ セグメントの定義 mananamanaman

8086 プログラムと異なり、図 11・2 に示すように、セグメントの定義におい て次の属性を指定する.

ER: コードセグメントの内容をデータとして読み取ることが可能である。

EO:コードセグメントの内容をデータとして読み取ることは不可能であ る.

RW:データセグメントに書き込むことが可能である。

RO:データセグメントに書き込むことは不可能である。

上の属性とアクセスバイトのビットとは次の関係を有する. $ER: R \vdash y \vdash = 1$ $EO: R \vdash y \vdash = 0$

 $RW: W \vdash v \vdash = 1$ $RO: W \vdash v \vdash = 0$

11·3 開発手順

図11・4 に開発手順の流れを示す。プログラムのオブシェクトファイルとビル ドファイルをビルダ(BLD386)に入力し、実行可能なモジュールを出力する (ビルドファイルはソースファイルで、その構文はこの本の範囲を越えるので、 BLD 386 のマニュアルを参照のこと). ビルダの呼び出しは次のようにする.

BLD386 PROGEXAM.OBJ BF(BLDEXAM.BLD)

ただし、PROGEXAM, OBJ がプログラムのオブジェクトファイルで、 BLDEXAM BLD かピルトファイルである.




図 11・4 ソフトウェア開発手順の流れ

12. 初期化

リセット信号が働くと、80386 が実モートに入り、8086 のように初期化ルーチンがまず実行する。実モートから保護モートに遷移するに当たって、第2回目の初期化をしなければならない。第2回目の初期化は、保護モートに入るための準位である。

12·1 初期 状態

リセット信号が動作した時に 80386 は実モードに入り、CPU レジスタの内容 は次のようになる。

EFLAGS UUUUU0002H

CRO UUUUUUUH EIP OOOOFFFOH

CS FOOOH DS.ES.FS.GS.SS OOOOH

DX コンポネントとステッピング ID

他のレジスタ 未定義

ただし、U:子約ビットを示す。

命令を取り出す時に、アドレスバスのビット 20~31 は全部 1 になるので、最初に実行される命令は、OFFFFFFFOH 実番地にある。しかし、データまたはスタックセグメントにアクセスする場合、アドレスバスのビット 20~31 は 0 になるので、最低の 1 M の領域にアクセスすることになる。また、セグメント間 JMP または CALL 命令を実行した後、アドレスバスのビット 20~31 は常に 0 になる。したがって、命令を取り出す時でも最低の 1 M の領域にアクセスするようになる。

実モードでは、8086 と同じように**初期化ルーチン**を実行すればよい、つまり、 CPU レジスタに必要な初期値を設定する。


12·2 保護モードへの遷移

保護モードに入る前に、実モードでその準備を始める。GDTRとIDTRに初期値を転送する。GDTとIDTの別名は、図12-1 に示すように GDTの2番目、3番目のディスクリプタとして格納されているので、それらを GDTRとIDTRレジスタにロードすればよい。同じ図にそのルーチンが示され、LGDTとLIDT命令がGDTRとLDTRを初期化する。このルーチンでは、GDTが4000H実番地にロケートされていると仮定する。GDTの番地割り当てもビルダにより行われる。

次に、CR0レジスタのPEビットをセットし、保護モードに入る。MOV CR O、EAX 命令は、CR0のビット0を1にする(CR0レジスタを図8・4 に示す)、これで、CPU は保護モードに入ってしまう。実モードでの実番地計算は8086と同じであるが、保護モードでの実番地の計算は実モードと異なり、命令の取り出しの実番地は CS のディスクリプタレジスタに格納されている。幸いに、実モードでプログラムが実行している間、CS のディスクリプタレジスタに格納されている実番地が、CS のセレクタレジスタの内容に 16 を乗法した値に常に更新されるので、CPU が保護モードに入った時にとばないで、MOV CRO、EAX 命令の次にくる命令(JMP NEXT)を実行することになる。

保護モードの最初の命令は、JMPでなければならない。このJMP命令は、CPUの中の命令待ち行列をすべてさばいてきれいにする。なぜなら、命令待ち行列の内容の解釈は、実モードと保護モードでは異なるからである。6・1 節で説明したタスクの概念は、この場合でも成り立つ。したがって、JMP命令が保護モードの初期タスクの最初の命令になる。このタスクが必ず特権準位0で実行するので、タスク切り換えを行わないと他の特権準位へ制御を移行する事は不可能である。

実モードと同様に次にしなければならない事は、GDTR と IDTR 以外の CPU レジスタを初期化する事である。実モードと異なり、保護モードでは、TR と L DTR レジスタも初期化しなければならない、他のレジスタと同様に、TR と LD TR の初期化も命令(この場合それぞれ LTR と LLDT 命令)で行う事が可能であるが、タスク切り換えを行う事により GDTR と IDTR 以外のレジスタは自動



NAME INTITIAL_TASK

EXTRN INITIAL_TASK_TSS: FAR

EXTRN NEW_TASK_TSS:FAR

ANY SEGMENT RW

ANY ENDS

CODE SEGMENT EO USE16

START: MOV AX,400H;実モード MOV DS.AX

MOV DS.AX

LGDT DS:[BX]

MOV BX.16

MOV BX,16

MOV EAX, CRO

OR AL,1 MOV CRO,EAX:保護モード

JMP NEXT

NEXT: MOV AX, INITIAL_TASK_TSS

LTR AX

JMP NEW_TASK_TSS

CODE ENDS

END START, DS: ANY, SS: ANY

図 12・1 保護モードへ入る準備

的に初期化される。その初期値は、新規タスクのTSS に格納されている。このように、他のCPU レジスタをタスク切り換えの方法によって初期化すると、次のような利点があげられる。

① 一つの命令で済む.この場合、JMP命令を使用するが、そのオペランド は新規タスクの TSS のセレクタ (NEW_TASK_TSS) である。このオペ ランドがコールゲートのように EXTRN で宣言されている.

② タスク切り換えを行うので、他の特権準位へ制御を移行することが可能である。

図 12・2 保護モードへ入るためのビルドファイル

しかし、タスク切り換えをするので図7・2 に示すように、現在の CPU レジス タの内容を初期タスクの TSS に退避し、新規タスクの TSS より初期値を CPU ヘロードする。そのために、タスク切り換えをする前に、TR レジスタに初期タ スクの TSS のセレクタ値を転送する。 LTR 命令は、TR レジスタにそのセレク タ値を設定する。

ビルドファイルを図12·2 に示す、このファイルに指定される名前は、次のように説明される。

INITIAL_TASK_TSS(初期タスクのTSSの名称)

INITIAL_TASK (初期タスクのモジュール名(図12·1を

参照のこと))

NEW_TASK_TSS (新規タスクのTSS の名称)

NEW_TASK (新規タスクのモジュール名(リスティン


グが省略されている))

13. ソフトウェアシステムの作成

実メモリは最大232 パイトである. ソフトウェアが232 パイトを越える場合、問題となる. そこで、静的システムと動的システムという概念が生まれる. パインダ (BND386) とビルダ (BLD386) による静的と動的システムソフトウェアの開発を説明する.

13・1 静的システム

静的システムでは、ソフトウェアのサイズが実装のメモリよりも小さく、ソフトウェアは全部メモリにロードする事が可能であり、図13・1 に示すように開発される. プログラムのソースファイルを翻訳し、それらのオブジェクトファイルをビルドファイルと共にビルダ (BLD 386) に入力し、実行可能なモジュールを作成する、ソフトウェアの開発例は11 章にあげる.



ビルダの機能は次のようになる.

- ① プログラムの複数のオブジェクトモジュールを結合し、一つの実行可能なモジュールを出力する。
- ② ビルドファイルに基づいて、ディスクリプタテーブル(GDT, LDT とI DT)、および TSS を作成する。
- ③ ビルドファイルに基づいて、各セグメントに番地を割り当てる.

13・2 動的システム

動的システムでは、ソフトウェアのサイズが実装メモリよりも大きく、ソフトウェアを一度に全部メモリにロードする事は不可能である。そこで、ソフトウェアを常駐部分と非常駐部分に分ける。常駐部分は常にメモリに存在しなければならない部分で、その大きさは当然実装のメモリよりも小さい。一般に、OSを常駐部分とする。それに対し、非常駐部分は実行する前にメモリにロードすればよい。つまり、非常駐部分は必要とされた時のみメモリに存在し、不要になったらメモリから削除してよい。エディタ、アセンブラ、コンパイラ、ビルダ、ユーザプログラム等のようなアプリケーションタスクを一般に非常駐部分にする。たとえば、ソースプログラムを翻訳する時、アセンブラまたはコンパイラを呼び出すが、翻訳の仕事が終わったら、アセンブラ、またはコンパイラは実メモリになくても良い。

動的システムの開発手順を図13・2 に示す. 常駐部分は13・1 節で説明した静的システムと同じ方法で開発される. 常駐部分は、番地が付いた**絶体モジュールで**ある. 非常駐部分の場合、ソースプログラムを翻訳し、そのオフジェクトファイルを**バインダ (BND386)** で結合し、ロード可能なモジュールを出力する。ロード可能なモジュールも、実行可能なモジュールである. ロード可能なモジュールをメモリの空いている領域にロードする時に、ロードしながらその領域の番地をモジュールに割り当てる。

実行可能なモジュールには、二つのタイプがある.

- ① 番地が付いた絶対モジュール(例:静的システム、または、動的システム の常駐部分)
- ② ロードする際、番地が割り当てられるロード可能なモジュール(例:動的システムの非常駐部分)

一方、ロード可能なモジュールを BND 386 の代わりに、BLD 386 により作成 する事も可能である。つまり、オブジェクトファイルを BLD 386 で結合し、ロード可能なモジュールにする。すなわち、BLD 386 の出力をオプションで、絶対 モジュール、またはロード可能なモジュールに選択する事が可能である。

ロート可能なモシュールを作成するのに BND 386 を使用する利点は、次のよ

13. ソフトウェアシステムの作成




図 13・2 動的システムの開発

うにあげられる.

- ① ビルドファイルは不要なので、アプリケーションプログラムでも使用できる。
- ② オブジェクトモジュールを結合すると、同時にセグメントを結合する事が可能である. つまり、複数セグメントを一つのセグメントにする事ができる。 以上、利点をあげたが、BND 386 には、また、欠点もある。その欠点をあげると
 - ① 単一タスクしか出力する事ができない、複数タスクをサポートしない。
- ② GDT を出力しない、ロード可能なモジュールに LDT と TSS しかない、 アプリケーションタスクは、普通、OS のプロシージャを呼び出す、一般的に アプリケーションタスクは特権単位 3 にあり、OS のプロシージャは特権単位 0

に置かれるので、制御を移行する際特権単位が変わる。したがって、OS プロシージャを呼び出す時は、コールゲートを通る CALL 命令、または割り込みゲート、あるいはトラップゲートを通る INT 命令を使用する。アプリケーションブログラムが参照できるコール、割り込み、トラップゲート、シンボルなどをまとめてエクスポートファイルに格納する。エクスポートファイルの内容は、次のようなゲートなどのリストである。

ゲートの名前	セレクタ
READ_FILE_GATE	1234H
WRITE_FILE_GATE	2345H

図13・2 に示すようにエクスポートファイルは、常駐部分を作成する時に出力される。エクスポートファイルの指定は、ビルドファイルの中に記述される。図13・3 にエクスポートファイルの記述が指定されている、ビルドファイルの内容例を示す。

EXPT・FILE (エクスポートファイルの名称)
MDLNAME (エクスポートファイルのモジュール名)
READ_FILE_GATE (エクスポートファイルに登録されるゲーWRITE_FILE_GATE) トの名称)
EXPORT (予約語)

エクスポートファイルもビルダの出力ファイルの一つである.

EXPORTEXAM:

GATE

READ_FILE_GATE(ENTRY=

;),

WRITE_FILE_GATE(ENTRY=

;),

EXPORT #EXPT.FILE(MDLNAME(
READ_FILE_GATE, WRITE_FILE_GATE));

END:

213・3 エクスポートファイルを出力するビルドファイル

14. デバッグサポート

8086 のように、80386 はシングルステップとブレークポイント例外によるデバックサポート機能を持っている。その他に、デバッグレジスタによる新しいデバッグサボート機能が追加される。また、タスク切り換えをブレークポイントとして指定することも可能である。

14・1 デバッグレジスタ

図14・1 に示すように入つのデバッグレジスタ、DR0ーDR7 が用意されている。DR0~DR3 は四つのブレークポイントを指定するが、DR4と DR5 はインテルに子約されている。DR6 はブレークポイント状態を格納する。また、DR7 はブレークポイント条件を指定する。

31															_								0	
ブレークポイント0のリニアアドレス													ı	DR										
					ブレー	クポィ	「ント	10	ij.	= 7	ア	F	-										1	DR
					ブレー	クポイ	ント	20	ij.	= 7	ア	۴۱	/ 7							_			١	DR
ブレークポイント3のリニアアドレス											DR													
インテル予約使用不可能												DR												
					1	(ンテ	ル予約	使用	目不	न व	能												7	DR
			C)				B	B S	B D	0	0	0	0	0	٥	0	0	0	B 3	B 2	B 1	В	DR
LEN 3	RW 3	LEN 2	RW 2	LEN 1	RW 1	LEN	RW 0	0	0	GD	0	0	0	G	L	G 3	L	G 2	L 2	G 1	L 1	G	L O	DR
			_					15	_	_	_	_	_		_						_	_	0	

図 14・1 デバッグレジスタ

実行される命令の番地、またはアクセスされるデータの番地をブレークポイントとすることが可能である。デバッグレジスタによるデバッグサポート機能の特長は、ROM上の命令の番地も、ブレークポイントとすることができる。また、従来のブレークポイント例外(INT3)によるデバッグサポート機能を利用し、複数タスクの共用領域の命令、またはデータの番地をブレークポイントとした場合、それらのタスクがその命令を実行またはデータにアクセスするとブレークポイントになる。一方、デバックレジスタを使用すれば、共用領域の番地をある特定のタスクにブレークポイントとして指定した場合に、指定したブレークポイントを他のタスクに切り換える際、禁止(DISABLE)にすることが可能である。

デバッグレジスタは、特権準位 0、あるいはリアルモードの MOV 命令でアクセスできる。また、ブレークポイントになった場合、例外 #1 が発生する。

14・2 リニアアドレスデバッグ レジスタ(DR0~DR3)

図14・1 に示すように、**DR0~DR3** にブレークポイントとして、たとえページング機能を動作させた場合でも、指定できるのはセグメントユニットが計算したリニアアドレスである。

実行される命令のリニアアドレスを指定した場合、ブレークポイントは**障害**となる。また、命令の最初のバイト(またはプレフィックス)のアドレスを指定しなければならない。一方、アクセスされるデータのリニアアドレスの場合、ブレークポイントは**トラップ**として処理される。障害とトラップについては5章を参照のこと。

以上のように DR 0~DR 3 デバッグレジスタを利用し、四つまでのリニアアドレスブレークポイントを指定することが可能である。80386 が指定された四つのリニアアドレスのどれかにアクセスすると、例外(割り込み#1)が発生する。かりに、リニアアドレスA に命令があり、この命令がリニアアドレスB にアクセスする。A と B を両方ともブレークポイントとして指定した場合、リニアアドレス A の障害となる。リニアアドレスはセグメントユニットが出力する32 ビットの番地である。ページング機能をイネーブルした場合、ページングユニットがリニアアドレスを実番地に検算するが、ページング機能を使わない場合、リニアアドレスは実番地に検

14・3 ブレークポイント条件 デバッグレジスタ(DR7)

DR7はブレークポイント条件を指定する。レジスタのフィールド番号0~3は、 DR0~DR3に指定されているブレークポイント、リニアアドレスに対応する。

(1) **RW フィールド** RW フィールドは、次のように命令実行またはデータアクセスブレークポイントのアクセス条件を指定する。

00	命令実行の時のみブレークポイントになる
01	データ書き込み時のみブレークポイントになる
10	未使用
11	データアクセス(書き込みと読み取り)の時ブレークポイントになる

(2) LEN フィールド LEN フィールドは、次のようにブレークポイント 番地の有効範囲を指定する、

フィールドの値	ブレークポイントの有効範囲の長さ	その範囲の先頭番地
00	1パイト	任意
01	2パイト	偶数番地
10	未使用	
11	4バイト	4の整数倍

LEN フィールドの指定の具体的な例を、図14・2に示す。DR1に、12345 6Hというリニアアドレスをブレークポイントとして指定する。LEN1を00Bとした場合、123456Hという番地のみがブレークポイントアドレスとなる。しかし、LEN1を01Bとした場合、123456Hだけでなく、123456Hを先頭とする2パイトの領域がブレークポイント有効範囲となる。また、LEN1が11Bの場合、123454Hを先頭とする4パイトの領域が有効範囲となる。

命令の番地をブレークポイントとして指定する場合、RW フィールトも LEN フィールトも 0 にしなければならない、データアクセスブレークポイントを指定した時、そのデータの一部または全部が、ブレークポイントの有効範囲にある場合、ブレークポイントになる。

(3) $G \geq L \sum_{i=1}^{n} J_{i} - J_{i} - J_{i} + J_{i} = J_{i} + J_{i}$

DR1 = 123456H




図 14・2 LEN フィールドの設定例

は L あるいは両方のフィールトをセットする必要がある。タスクを切り換える際に、すべての L フィールドはリセットされる。 L フィールドは特定のタスクのみにプレークポイントを設定する場合に使用されるが、 G フィールドはすべてのタスクに共通のプレークポイントの設定に使用される。

(4) GEとLEフィールド このフィールドは、命令実行ブレークポイントと無関係である。

データアクセスブレークポイントを指定する場合、このフィールトを設定しなければならない。GとLフィールトのように、GEとLEはそれぞれすべてのタスクに共通なブレークポイントと、特定なタスクのみのブレークポイント用に使用される。このフィールトを設定しないと、データアクセスが完了しても、すぐにトラップは発生しない。つまりデータアクセスが完了した後、いくつかの命令を実行してからトラップが発生する。または、トラップが発生しない場合もある。

(5) **GD フィールド** このビットは、DR 0~DR 3 に設定されているプレークポイントリニアアドレスと無関係である。セットした場合、デバッグレジスタにアクセスすると例外 #1 が発生する。この時、GD ビットは該当の例外が発生した時に、自動的にリセットされる。

14・4 ブレークポイントステータス デバッグレジスタ(DR6)

例外#1の処理ルーチンは、DR6レジスタの内容を読み取り、例外#1の原因を知ることができる。DR6レジスタはCPUのハードウェアによりセットされるが、リセットはされない、したがって、ソフトウェアがリセットする。

DR6 レジスタのビットは、次のように説明される。

- (1) Bビット DR7 レジスタの RWi と LENi で指定された条件を満た し、DRi レジスタのリニアアドレスのブレークポイントとなり、Bi ビットがセットされる。たとえば、R7 レジスタの Li と Gi ビットがリセットされても(例外 #1 が発生しなくても)、R6 レジスタの Bi ビットがセットされる。
- (2) BD Eット R7 U ジスタの GD がセットされ、デバッグレジスタが アクセスされたら例外 #1 が発生し、GD Eットがリセットされる.
- (3) **BSビット** シングルステップにより例外 #1 が発生した場合, BS ビットがセットされる.

14・5 命令実行ブレーク ポイントとRFフラグ

CPUの EFLAGS レジスタの中に、RF フラグという新しいビットがある。命令実行ブレークポイントの条件として、以上説明した DR 7 レジスタの RW、LEN と G または L フィールドの他に、RF フラグがリセットされていることである。つまり、RF フラグがセットされている場合、命令実行ブレークポイントとなっても、例外 #1 は発生しない。

命令を実行すると、RF フラグは自動的にリセットされる。しかし、次の命令は 例外である。IRETD、POPFDとタスク切り換え用のJMP、CALLとINT。 これらの命令を実行すると、EFLAGS レジスタが更新され、必ずしもリセット されるとは限らない。

図14・3 に示すように、命令実行ブレークポイントの条件がととのった例を考えよう. DRi に指定されている番地に、ある命令を実行すると障害 #1 が発生し、RF フラグがセットされた EFLAGS レジスタがスタックにプッシュされる. 次に、例外処理ルーチンが実行され、最後の命令である IRETD を実行し、この例外を発生した命令に再び戻る. しかし、 IRETD 命令で EFLAGS レジスタが、RF フラグのセットされたスタックのイメージで更新され、CPU の RF フラグは 1 になる. 同じ命令を実行しても、今度は RF フラグがセットされているので、 陸客にはならない。

このように、命令実行ブレークポイントは障害を発生するが、2回目に同一命




図 14・3 命令実行プレークポイントの発生

14. テバッグサポート

令を実行する時に RF フラグがセットされているので、ブレークポイントの条件 からはずれ、例外にはならない(EFLAGS フラッグレジスタについては図8.5 を参照のこと).

LAGS	/シスタ0.	新しいピットの機能をまとめると下表	こなる.
ピット名	ビット井	微能	参照する重
IOPL	12 と 13	IOPL≥CPLという条件を満たさない場合。 いくつかの命令は正常に実行されない	8 ± 10
NT	14	NT=1の時、IRETまたはIRETD命令で タスク切り換えを行える	7
RF	16	命令実行のブレークポイントの条件	14
VM	17	仮想 8086 モードを示す	10

15. 新しい命令

80386 に新しい命令が導入されたが、8086 をご存じの読者は、80386 のマニュアルを熟読し、これらの命令を理解する事も可能であるが、難解なENTER と LEAVE についてのみ解説する。

15・1 新しい命令のリスト

* ARPL	* LTR	SETGE
BOUND	MOVSD	SETL
BSF	MOVSX	SETLE
BSR	MOVZX	SETNA
BT	OUTSD	SETNAE
BTC	POPA/POPAD/POPFD	SETNB
BTR	PUSHA/ PUSHAD/ PUSHFD	SETNBE
BTS	SCASD	SETNC
CBW/CWDE	*SGDT/SIDT	SETNE
* CLTS	SHLD	SETNG
CMPSD	SHRD	SETNGE
CWD/CDQ	* SLDT	SETNL
ENTER	* SMSW	SETNLE
INSD	STOSD	SETNO
IRETD	* STR	SETNP
JECX	* VERR, VERW	SETNS
* LAR	SETA	SETNZ
LEAVE	SETAE	SETO
* LGDT/LIDT	SETB	SETP
LFS/LGS	SETBE	SETPE
* LLDT	SETC	SETPO
* LMSW	SETE	SETS
LODSD	SETG	SETZ
* LSL		

*:8章を参照のこと。

15・2 ENTERとLEAVE命令

ENTER & LEAVE 命令は、プロック構造高級言語(たとえば PLM、C、PASCAL)で書かれているプログラムを、アセンブリ言語に翻訳する時に使用される命令である。つまり、これらの命令は、コンパイラが出力するアセンブリ言語プログラムの中に現れる。

図 15・1 に示すプログラムを例としてあげる。プログラムの中に P1, P2 と P3 プロシージャがある。 P1 プロシージャに A, Bと Cというローカル変数が宣言され、 P2 プロシージャに Dと Eというローカル変数が宣言される。 そして、 P3 プロシージャに Fというローカル変数が宣言されている。 PASCAL のプロシージャ, または PLM の再入可能なプロシージャの場合、ローカル変数はスタ




図 15・1 ブロック構造高級言語プログラムの例

15. 新しい命令

ックに割り当てられる。

かりに、現在P1プロシージャがSTARTで実行しているとすると、A変数にP2プロシージャが $D \ge B$ 変数にP2プロシージャが $D \ge B$ 変数にP2プロシージャが $D \ge B$ 変数にP3プロシージャを呼び出す。

図 15・1 の高級言語プログラムを翻訳して得られるアセンブリ言語プログラム と、そのスタックイメージを図 15・2 に示す. P1 プロシージャにおいて、A 変数 のアクセスが MOV 命令で実行される. P2 プロシージャにおいては、EBP レジ




図 I5・2 アセンブリ言語プログラムとスタックイメージ

図 $15\cdot 2$ には示さないが、かりに P3 プロシージャから P4 プロシージャを呼び出し、P4 プロシージャにおいて P1 プロシージャのローカル変数にアクセスするには、ますます難かしい四つの MOV 命令を実行しなければならない。

P3 プロシージャに戻るが、かりに P3 プロシージャのスタックが図 $15\cdot 3$ のようになっていれば、C 変数のアクセスは簡単になる。つまり、P3 プロシージャのスタックに EBP2 だけでなく、EBP1 もプッシュしておけば、C 変数のアクセスも二つの MOV 命令で済ませることができる。




図 15・3 プロシージャの理想的スタックイメージ

P4 プロシージャのスタックも同様である。スタックに EBP3 のみでなく、EBP2 と EBP1 もプッシュしておけば、P2 と P1 プロシージャのローカル変数のアクセスも、それぞれ二つのMOV 命令で行うことが可能になる。

ENTER 命令は、プロシージャのスタックを設定する。ENTER 命令を実行すれば、図15・4 に示すように P3 と P4 プロシージャのスタックが設定される。P3 プロシージャの最初の命令として

ENTER 4.3




図 15・4 ENTER命令で設定されるスタックイメージ

を実行する。4 という第 1 オペランドが、P3 プロシージャのローカル変数 F 用に確保されるスタックのバイト数である。P3 プロシージャのスタックに、本来 EBP2 のみがプッシュされるが、ENTER 命令を実行すると EBP2 の他に EB 1、EBP2 と EBP3 もプッシュされる。3 という第 2 オペランドが、EBP2 の他にスタックにプッシュされる EBP3 (EBP1, EBP2 と EBP3) を示す。 図 $15\cdot3$ の P3 プロシージャのスタックと比較し ENTER 命令を実行して設定されるスタックに、最後の EBP2 と EBP3 が介計にプッシュされる。だが、 $15\cdot3$ 節で説明するように、よけいにプッシュされている EBP2 と EBP3 が P4 プロシージャのスタックを設定するのに役立っている。

P3 プロシージャと同様に、P4 プロシージャが最初の命令として

ENTER 12,4

を実行し、P4のプロシージャのスタックを設定する。第1 オペランド 12 が、ローカル変数(G、H と1)用に確保されるスタックのバイト数である。第2 オペランド 4 が、EBP3 の他にスタックにブッシュされる EBP 数(EBP1,EBP2、EBP3 と EBP4)を示す。よけいにブッシュされている EBP3 と EBP4が、P5 プロシージャのスタックを設定するのに役に立っている。

LEAVE 命令は、ENTER 命令で設定されたスタックを解放する. LEAVE 命令は、次の二つの命令と同じ効果を与える。

MOV ESP, EBP

POP EBP

一般に、LEAVE 命令は、プロシージャの最後のRET 命令の直前に実行される。

したがって、P3 プロシージャは次のように書かれる.

P3 PROC

ENTER 4.3

CALL P4


LEAVE

RET

P3 ENDP

15・3 ENTER 命令のアルゴリズム

P3プロシージャがP4プロシージャを呼び出す時のP3プロシージャのスタックイメージを図15.4 に示すようになっていなければならない. P4プロシージャが実行し、最初に次の命令が実行され、P4プロシージャのスタックが設定される.



178

ENTER 12.4

ENTER 命令のアルゴリズムを**図 15・5** に示す、最初の PUSH EBP が EBP 3 をプッシュする、ループを 3 回繰り返し、EBP 1、EBP 2 と EBP 3 を P 3 プロシージャのスタックより P 4 プロシージャのスタックに写す。これらの事からわかるように、P 4 プロシージャのスタックを設定するには、P 3 プロシージャのスタックイメージが図 15・4 のようになっていなければならない。

ループを出て

PUSH 一時的レジスタ

が EBP 4 をブッシュする. 最後に、EBP を一時的レジスタ (EBP 4) に設定し、 ESP レジスタから 12 を減算し、ローカル変数用にスタック領域を確保する.

ENTER 命令は、著通コンパイラが出力するアセンブリ言語プログラムに現れるが、一般のアプリケーションプログラムではこのように使用される。今までプロシージャが最初に実行する命令は、次の二つである。

PUSH EBP

MOV EBP, ESP

以上の二つの命令の代わりに、次のように ENTER 命令を実行し、同じ効果が 得られる。

ENTER 0.0



16. ディスクリプタ 内のDビット

ディスクリプタレジスタに、ディスクリプタが格納されている。ディスクリプタに D ビットがあるが、D ビットが 0 の場合、16 ビットのソフトウェアとなり、D ビットが 1 の場合、32 ビットのソフトウェアとなる。いくつかの例をあげ、D ビットの値により CPU の動作が変わる事を説明する。

16・1 スタックセグメント ディスクリプタのDビット

2.5 節で説明したように、スタックセグメントディスクリプタの**Dビット**の値により、PUSH、POP等の命令を実行する時にアクセスされるスタックの番地が異なる. つまり

D=0の場合 SS:SP番地にアクセスする D=1の場合 SS:ESP番地にアクセスする

また、4・4・2節の図 4・15 に示すように、新規スタックのディスクリブタの D ビットの値により、新規スタックのイメージが変わる(ブッシュは 16 ビットのブッシュとなる場合がある)。

スタックセグメントのDビットの値は、ビルドファイルの中に次のコントロールで指定することが可能である。

USE 16 (D ピットを 0 にする)

USE 32 (D ピットを 1 にする)

例:11・2 節で説明したビルドファイルにセグメントの属性を定義する際, D ビットを次のように指定する.

PROGEXAM.STACKO(DPL=0.USE16)

USE 16, USE 32 を省略した場合, USE 32 をデフォールトコントロールとして取る.

16・2 コードセグメント ディスクリプタのロビット

2.5 節で説明したように、コートセグメントディスクリプタのDビットの値により、CPU が命令を取り出す時にアクセスされるコートセグメント番地は異なる。つまり

D=Oの場合 CS:IP書地から命令を取り出す D=1の場合 CS:EIP番地から命令を取り出す

次に PUSH 命令を例にあげる、

PUSH AX (16ピット)

PUSH EAX (32 Eyr)

PUSH AX または EAX は, コードまたはスタックセグメント.ディスクリプタの D ビットの値に関係なく、それぞれ 16 ビットと 32 ビットのデータをスタックにプッシュする.他の汎用レジスタも同様である.

ところが、2・5節で説明したように、次のような命令はコードセグメントのDビットの値により結果が異なる。

PUSH DS

D=0 の場合、16 ピットの内容をプッシュするが、D=1 の場合、32 ピットのデータをプッシュする。他のセグメントレジスタも同様である。

ENTER 命令を実行する際、Dビットが0の場合、BP をプッシュするが、Dビットが1の場合、EBP をプッシュする(15 章の説明はDビットの値が1 である事を仮定する)。

次に、以下のような CALL 命令を考察する.

CALL EAX

CALL AX

以上、二つの CALL 命令は同じ機械語命令に翻訳されるが、CPU が D ビットの 値により、同じ機械語の命令を次のような 2 通りの解訳をする。

> D=0の場合 EIP-(AX AND 0000FFFFH) D=1の場合 EIP-EAX

16. ディスクリプタ内の D ビット

最後に、次のMOV 命令を考察する。

MOV AX,8

MOV EAX,8

以上、二つのMOV 命令が同一機械語命令(C7)に翻訳される。CPU が、D ビットの値により C7 という命令コードを次の2通りに解訳する。

D=0の場合 MOV AX、8を実行する ただし、8を16ビットのオペランドとして取る D=1の場合 MOV BAX、8を実行する ただし、8を30ビットのオペランドとして取る

Dビットの値は、次のコントロールで指定する事が可能である。

USE 16 (D ピットを 0 にする)

USE 32 (Dピットを1にする)

USE 16 と USE 32 というコントロールは、次のように指定される.

(1) ビルドファイルの中の指定

11・2 節で説明したビルドファイルにセグメントの属性を定義する際, D ビットの値を設定する事が可能である。

例 PROGEXAM.CODEO(DPL=0,USE16)

上記の定義において、PROGEXAM.CODEO というコートセグメントの特権 準位を0にし、Dビットの値を0にする。省略した場合、USE 32 と仮定する。

(2) アセンブリ言語プログラムの中の指定

アセンブリプログラムを作成する際、各セグメントを定義するが、セグメント 定義において、USE 16 または USE 32 を指定する事が可能である。

例 CODE SEGMENT ER USE16

上記の定義において、CODEというコードセグメントのRビットを1にし(読み取る事の可能なセグメントになる)、Dビットを0にする.省略した場合、US E 32 \ge UG = 2 \le UG = 2 \le 2 \le 2 \le 2 \le 3 \le 4 \ge 4 \le 4 \ge 3 \ge 4 \ge 2 \ge 4 \ge 2 \ge 4 \ge 2 \ge

(3) アセンブラを呼び出す際の指定

アセンブラを呼び出す際、USE 16 または USE 32 というコントロールを指定 する事により、モジュールのすべてのセグメントの D ビットの値を指定する事が 可能である。

例 ASM386 -USE32 --EXAM.A38

ただし、ASM386 がアセンブラのファイル名で、EXAM・A38 がソースファイルの名称である。

上記の例では、ソースファイルの中のすべてのセグメントのDビットを1にする。

以上三つのコントロールの指定方法があるが、互に矛盾している場合、ビルドファイルの中の指定、アセンブリ言語プログラムの中の指定とアセンブラを呼び出す際の指定の順で指定方法が支配的となる。したがって、ビルドファイルの中の指定が最も支配的である。

ところが、CPU が実モード (リアルモード), または、仮想 8086 モードで実行している時には、上記のコントロールの指定にかかわらず D ビットの値は常に 0 である。これらの事から、次の問題が起こってくる。実モードまたは仮想 8086 モードにおいて、次の命令の結果が得られるか、いなか。

MOV EAX,8

前述したように、上記の命令の機械語コードがC7でDビットが0の場合、CPU は次のように解訳するからである. つまり、Dビットの値が0の場合、C7は常にMOV AX,8と解訳される.

逆の問題も言える. すなわち、保護モードで D ビットが1の場合、次の命令の 結果が果して得られるか、いなか.

MOV AX,8

D ビットの値が1 の場合、C 7 は常に MOV EAX、8 と解訳されるからである。 上記の二つの問題の解決は $16\cdot3$ 節で説明する。

16・3 オペランドサイズ プリフィクス 66 H

リアルモード、または仮想8086モードで実行されるプログラムを作成する時に、ソースプログラムを翻訳する段階でUSE16コントロールを指定する事。つまり、ソースプログラムの中のセグメントの定義において USE16を指定するか、またはアセンブラを呼び出す際指定するかである。

例 CODE SEGMENT USE16

MOV EAX.8

上記の命令を機械語に翻訳すると、次のようにプリフィクス付命令コードになる。

66C7

66日というプリフィクスは C7 という命令コードを実行する際、コードセグメントの D ビットの値を反転する役割をする。つまり、実モード、または、仮想 8086 モードで CPU が 66C7 を解訳する際、D ビットの値は反転し I となり、C7を次の命令として解訳する。

MOV EAX.8

同様に、保護モートでDビットの値が1の条件でプログラムを作成する時、USE 32 コントロールを指定する事。

例 CODE SEGMENT USE32

MOV EAX,8 (2)

(1)の命令を翻訳すると66C7というコードとなるが、(2)の命令は単なる C7というコードとなる。

コードセグメントのDビットの反転は、プリフィクス66Hで行われるが、プリフィクス(66H)付命令を実行する時のみ、Dビットが反転される。実行が完成されると、Dビットの反転も終了する。

オペランドサイスプリフィクス(66H)のように、オフセットサイズプリフィクス(67H)も用意される。

以上、上記の事からもわかるように、コードセグメントのDビットの値により

命令の実行結果は異なる (詳しくはアセンブリ言語マニュアルの各命令の説明を 参照の事)。

80386 が、実モードまたは仮想 8086 モードで実行している間、セグメントレジスタのディスクリプタ部は更新されないので、Dビットはすべて0である。したがって、これらのモードのソースプログラムを機械語に翻訳する段階で、USE 16 コントロールを指定しなければならない。また、ビルダ(BLD 386)が実行可能なモジュールを作成する際、セグメント名をセレクタに直すので、これらのモードのプログラムでセグメントレジスタを更新する時、セグメント名を使わずに絶対値を指定すること。

例: MOV DS, DATA

のかわりに

T .

M

MOV DS,1000

16·4 データセグメントのDビット

データセグメントディスクリプタのDビットの値に影響される命令の例をあげよう。

LEA レジスタ、変数

LEA 命令はメモリアドレスのオフセットをレジスタに転送する. 結果は、レジスタの大きさと変数が格納されているデータセグメントのDビットにより表16・1 に示すように異なる.

表 16・1 データセグメントの Dピットの効果

	16ピットレジスタ	32ビットレジスタ
D-0	レジスタ←オフセット 16 16	レジスタ←0 で拡張された 16 ピットオフセット 32 32
D=1	レジスタ←オフセットの下位 16 ビット 16 16	レジスタ←オフセット 32 32

付 録

I. CALL。JMPと割り込み命令 ■

制御移行とタスク切り換え用の CALL, JMP と INT 命令をプログラマの観点から みて説明する。

(1) CALL命令

CALL 命令を CS レジスタを更新するかいなかにより、次のように分類する.

NEAR CALL: EIP レジスタのみを更新する.

FAR CALL: CS と EIP レジスタを更新する。

FAR CALLはCS レジスタの更新値により、次のように分類される。

$$CS$$
 レジスタの更新値
$$\begin{cases} \Box - \Gamma セグメントディスクリプタのセレクタ \\ \Box - ルゲートのセレクタ \\ TSS ディスクリプタのセレクタ \\ タスクゲートのセレクタ \end{cases}$$

更新値がコードセグメントディスクリプタのセレクタの場合, 行先を次のように分類 する。

コードセグメントディスクリブタのセレクタ { 同一セグメント | 同一単位の他のセグメントまた、コールゲートの場合、行先を次のように分類する。

付図 1 CALL命令の分類

CS の更新値が、TSS ディスクリプタまたはタスクゲートのセレクタの場合、タスク 切り換えになる.

以上の分類をまとめると付図1に示すようになる。

一方、CALL 命令には次のオペランドを指定することが可能である。

- ① レジスタ名
- ② メモリ変数名
- ③ プロシージャ名 ④ コールゲート名
- ⑤ TSS 名
- ⑥ タスクゲート名

レジスタ名をオペランドとして指定する場合、NEAR CALLになる。メモリ変数名 オペランドを次のように分類する。

メモリ変数が 46 ビットの場合、FAR CALLになるが、その内容の高位 16 ビットの 値により次のように分類される.

以上の分類は付図1に示すFAR CALLの分類と一致する。

プロシージャ名をオペランドとして指定する場合、次のように分類される。

FAR プロシージャを指定する場合。 付図1の FAR CALLのコードセグメントディ スクリプタに対応し、そのセレクタが CS のセレクタレジスタに更新される。

(2) JMP命令

JMP 命令は CALL と同様に、NEAR と FAR に分類される。 付図 2 にその分類を示 す。JMP と CALL 命令の相異を付表1に示す。一方、次のものを JMP 命令のオペラ ントとして指定することが可能である。

付図 2 JMP命令の分類

付表 1 JMP と CALL の相異

3.4	CALL	JMP
コールゲート	準位がより高いコードセグメントへ制御移 行が可能である	不可能
タスク切り換え	 前のタスクのBビットが不変である 前のタスクのTSSディスクリブタのセレクタが新規タスクのTSSに返避される 新規タスクのNTビットがセットされる 	・前のタスクのBビットがOになる ・退避されない ・セットされない

- ① レジスタ名② メモリ変数名③ ラベル名

ペランドを次のように分類する。

- ④ コールゲート名⑤ TSS名⑥ タスクゲート名
- レジスタ名をオペランドとして指定する場合、NEAR JMPとなる、メモリ変数名オ

メモリ変数が 46 ヒットの場合、FAR JMPとなるが、その内容の高位 16 ビットの 値により次のように分類される.

以上の分類は付図2に示すFAR JMPの分類と一致する。

ラベル名をオペランドとして指定する場合、次のように分類される。

$$\exists \vec{\land} \nu \left\{ \begin{aligned} & \text{FAR } \exists \vec{\land} \nu \text{-----} \text{FAR } & \text{JMP} \\ & \text{NEAR } \exists \vec{\land} \nu \text{-----} \text{NEAR } & \text{JMP} \end{aligned} \right.$$

FAR ラベルを指定する場合、付図2におけるFAR JMPのコードセグメントのディ スクリプタに対応し、そのセレクタがCSのセレクタレシスタに更新される。

(3) INTとINTO命令

INT または INTO 命令を実行する際、CPU が付図3 に示すフローチャートに従い、 制御移行あるいはタスク切り換えを行う。このフローチャートは、外部割り込みと例外 にもあてはまる,

II. 保護モードよりリアルモードへの遷移手順

リセット信号を与えなくても、80386 がソフトウェアにより PE ビットをリセットし、 保護モードからリアルモードへ遷移することが可能である。以下は、その遷移手順であ る.

- (1) ページング機能が動作している場合、PG ビットをリセットする。
 - (a) ページテーブルの中の実番地をリニアアドレスに置き換える,
 - (b) CR3レジスタに現在の内容を転送することにより (MOV CR3, CR3), TLBをクリアにする. リニアアドレスはすべてミスとなり, TLBを使用しないでディレクトリとページテーブルまでみにいく,
 - (c) MOV CRO、レジスタ命令を実行しPGビットをリセットする。
- (2) CS のセレクタとディスクリプタレジスタの内容を、リアルモードの値にする。 次の内容を持つコードセグメントディスクリプタへ制御移行すればよい。

セグメントの大きさ=OFFFFH

録

セクメントの実番地=16*ディスクリプタセレクタ値

DPL	= 0
P	= 1
A	= 1
G	= 0
C	= 0
R	=1
D	= 0
E	= 1

(3) DS, ES, FS, GS と SS のセレクタとディスクリプタレジスタの内容をリアルモードの値にする。

次の内容を持つデータセグメントディスクリプタのセレクタ値を、上記のレジスタに 転送する。

セグメントの大きさ=OFFFFH

セグメントの実番地=任意

DPL	= 0
P	= 1
A	= 1
G	= 0
ED	= 0
W	= 1
D	= 0
E	= 0

(4) 割り込み信号を不可能にする.

- (a) INTR信号をCLI命令で不可能にする。
- (b) NMI信号をハードウェアで不可能にする.
- (5) PE ピットをリセットする。

MOV CRO、レジスタ命令または LMSW 命令で、CRO レジスタを更新する、

(6) 命令のキューをフラッシュする.

FAR JMP命令を実行し、命令キューをフラッシュする。保護モードとリアルモードでの命令キューの解訳が異なるのでフラッシュする必要がある。

(7) IDTR の初期化

LIDT 命令を実行し初期化する.

- (8) 割り込み信号を可能にする。
 - (a) INTR信号をSTI命令で可能にする。
 - (b) NMI信号をハードウェアで可能にする.
- (9) 他のレジスタを初期化する、

リアルモードの初期化ルーチンを実行する.

III. ASM 386 と ASM 86 との相違 🏢

ASM 386 と ASM 86 との主な相違をまとめる、

(1) 新しいレジスタ

GDTR, IDTR, LDTR, TR, DR0~7, CR0~3とTR6およびTR7.

- (2) 拡張されたレジスタ
 - (a) 32 ピット汎用レジスタ

EAX, EBX, ECX, EDX, ESI, EDI, EBP & ESP

- (b) 32 ビットフラグレジスタ
 - EFLAGS
- (c) 80 ピットセグメントレジスタ

CS, DS, ES & SS

- (d) 追加された 80 ビットセグメントレジスタ FS と GS
- (3) 新しい命令

15・1 節を参照のこと.

- (4) アドレッシング
 - (a) ASM 386 では、16 ピットまたは 32 ピットアトレッシングが可能である、各 ASM 386 セグメントに、USE 16 または USE 32 属性を与えることができる。 USE 16 属性は、そのセグメントのオフセットが 16 ピットであることを示す

が、USE 32 属性は 32 ビットのオフセットを意味する。属性を指定しない場合、USE 32 をとる。

- (b) ASM 386 では、すべての汎用レジスタをベースまたはインデックスレジスタとして使用することが可能である。これに対し、ASM 86 の場合、ベースまたはインデックスレジスタとして使用できるのは BX、BP、SI と DI レジスタだけである。
- (c) ASM 386 では、インデックスレジスタにスケールをかけてもよい、つまり、 インデックスレジスタの内容に 2.4、または 8 を掛け算することが可能である。

(5) 新しいデータタイプ

ASM 386 では次の新しいデータタイプを持つ、

BIT:1ビット

PWORD: 48 ビット

上記のデータタイプは、次の擬似命令で定義される、

BIT の場合 DBIT

PWORD の場合 DP

(6) ビット操作

BIT データタイプを利用してデータの各ビットに直接アクセスしたり、またはそのビットを変更したりすることが可能になる、8086 の場合、このような機能がない、ビット操作命令(BT、BTS、BTR、BTC、BSF と BSR)を実行することにより、ビット列の各ビットを読み取ったり、書き込んだりすることができる、ASM 386 に BITOFFSET 演算子が用意される、この演算子を使用し、構造中の BIT タイプである要素のオフセットを得ることが可能である。

(7) COMM

ASM 386 では COMM 擬似命令を使うことができる、COMM 擬似命令は、本モジュールに定義されていない変数名、またはラベル名を宣言する、EXTRN 擬似命令と似ているが、COMM の場合、宣言されている変数名またはラベル名は他のモジュールに PUB LIC として定義されていない。COMM 擬似命令は、C 言語 プログラムとインターフェースするために使用される。

(8) 新しい演算子

次の新しい演算子を使用することが可能である、

- (a) HIGHW DWORD 変数の上位 16 ピットを返す。
- (b) LOWW DWORD 変数の下位 16 ピットを返す、
- (c) BITOFFSET BIT タイプである構造要素の最も近いバイトアドレスよ リのピットオフセットを返す、

付 録

(9) アセンブラン演算

ASM 386 は33 ビット演算で式を評価し、結果を最も近い整数に四捨五入する.

IV. 命令とフラグの関係 ----

T=フラグの値により命令の実行結果が異なる.

M=命令がフラグをセットまたはリセットする。

0=命令がフラグをリセットする。

1=命令がフラグをセットする.

ー=フラグに対する命令の影響は定義されていない。

R=命令がフラグの元の値を戻す。

空白=フラグに対する命令の影響はない。

RF フラグは、IRET、POPF とタスク切り換えのJMP、CALL と INT 命令を除き。命令を実行したらリセットされる。

命令	OF	SF	ZF	AF	PF	CF	TF	IF	DF	NT	RF
AAA	-	-	-	TM	_	М					
AAD		М	м	-	м	_					
AAM	_	М	м	-	м	_					
AAS	-	-	-	TM	_	м					
ADC	М	м	м	М	м	тм				ĺ	
ADD	М	м	м	M	м	М					
AND	0	м	м	- 1	м	0				i	
ARPL			м			-				i	
BOUND											
BSF/BSR	-	_	М	-	. –	-					
BT/BTS/BTR/BTC	-	-	-	-	-	м					Į.
CALL											
CBW		1									
CLC						0					
CLD									0		
CLI								0			
CLTS				1							
CMC						м		i			
CMP	М	М	м	М	м	м				ļ	
CMPS	М	М	М	М	м	м			Т .		
CWD											
DAA	-	м	м	TM	м	TM					
DAS	-	м	М	TM	м	TM					
OEC	M	м	М	М	м						
DIV	-	-	-	-	-	-					
ENTER											
ESC				1]					
HLT											

命令	OF	SF	ZF	AF	PF	CF	TF	IF	DF	NT	RF
IDIV	-	_	-	_	-	_					
IMUL	м	-	-	-	-	м					
IN											
INC	М	м	м	м	м				ļ	1	
INS									T		
INT					l		0			0	ŀ
INTO	т						0			0	
IRET	R	R	R	R	R	R	R	R	R	т	
Joond	Т	т	т		Т	т			ŀ		
JCXZ									1		
JMP											
LAHF			ŀ								
LAR	i		м			1					
LDS/LES/LSS/LFS/LGS]		l			l
LEA							l	l	1		
LEAVE			ĺ						1		
LGOT/LIDT/LLOT/LMSW											
LOCK								!			
LOOS								1	Т	1	
LOOP									Ι.		
LOOPE/LOOPNE			т								
LSL			M			i				-	
LTR											
MOV	1								•		
MOV control, debug	-	_	_	_	_	_			-	ı	
MOVS	1							1	т		
MOVSX/MOVZX	1					1			Ι'		
MUL	м	_	_	_	l _	м					
NEG	м	М	М	М	м	M					
NOP	""	""		'*'	""	'*'			Į		
NOT											
OR	0	м	м	_	м	0					
OUT		'''	""		""	ľ					
OUTS					ŀ		1		т		
POP/POPA		l				ĺ			١'		
POPF	R	R	R	R	R	R	R	R	R	R	
PUSH/PUSHA/PUSHF	"	"	"	"	"	"	"	"	"	n	
RCL/RCR 1	м					тм					
RCL/RCR count						TM					
REP/REPE/REPNE			1			''^'			ĺ		1
RET	1		1						l		
ROL/ROR 1	м				1	м			l		
ROL/ROR count	144		1			M					

\$ *	OF	SF	ZF	AF	PF	CF	TF	Œ	DF	NT	RF
SAHF		R	R	R	R	R					
SAL/SAR/SHL/SHR 1	М	М	М	~	м	М					
SAL/SAR/SHL/SHR count	-	м	М	-	м	м					
SBB	м	м	м	м	м	тм					
SCAS	м	м	м	м	м	м			Т		
SET cond	Т.	Т .	т		т	т					
SGDT/SIDT/SLDT/SMSW	1										
SHLD/SHRD	-	м	М	-	м	м					
STC						1					
STD									1		
STI								1			
STOS								-	т		
STR											
SUB	м	м	м	м	м	м					
TEST	0	м	м	_	М	0					
VERR/VERRW			м			-					
WAIT		1									
XCHG											
XLAT											
XOR	0	м	м	_	м	0					



索 引

The second of the second of the second
アクセスバイト19
新しい演算子194
新しいデータタイプ194
新しい命令193
新しいレジスタ193
アドレッシング193
アプリケーショングループ38
アブリケーションプログラム36
アボート58
依頼特権準位98
インデックス12
エクスポートファイル161
エラーコード32
大きさ12,19
カ 行
拡張されたレジスタ193
仮想空間
仮想 86 モード5, 130
仮想番地2,9
仮想メモリ5,8
間接制御移行47
間接タスク切り換え84,85
グローバル空間68
グローバルメモリ69

コートフリフェッチユニット	
コールゲート	
コントロールレジスタ	3
Taxinin manual # 17	20
再入可能なルーチン	
サプルーチン	66
システムアドレスレジスタ	
実行可能なモジュール15	
実行特権準位	
実行ユニット	
実番地	
実メモリ	
実モード	
障 書5	
常駐部分	
初期化ルーチン	152
スタックの実番地	
スタックを切り換える	50
制御移行	
静的システム	
セグメント保護機能	120
セグメントユニット	2
セグメントレジスタ	
絶対モジュール	
セレクタ	
セレクタレジスタ	15
先頭番地	12, 19


属 性12
夕 行
タスク67
タスク切り換え
タスク切り換え機能1,6
タスクゲート84
直接制御移行46
直接タスク切り換え84
追加ルーチン39
ディスクリプタ12
ディスクリプタテーブル12
ディスクリプタテーブルレジスタ12
ディスクリプタに格納されている値…23
ディスクリプタレジスタ3, 15
ディレクトリ114
テストレジスタ3, 127
デバッグレジスタ3, 164
動的システム159
特権準位38
特権準位による保護機能40
特権準位保護例外コードセグメント…55
トラップ・・・・・・・58,165
トラップゲート57,59
ハ行
バインダ159
パスインタフェースユニット2
バックリンク82
非常駐部分159
ヒット125

ビット E28
ピットS28
ピット操作194
ピットW28
ビルダ150
ビルドファイル144,146
フォールト58
複数タスク6
物理単位114
ブレークポイント164
プログラム・・・・・・・・・66
ページ6, 113, 114
ページテーブル114
ページフォールトエラーコード121
ページ保護機能118,120
ページング機能5, 6, 113
ページングユニット2,114
別 名24
保護機能6
保護モード5
र ति
マルチタスキングオペレーティング
システム1
マルチタスクシステム6
マルチタスクソフトウェア・・・・・・67
マルチプログラム68
マルチユーザ環境66
マルチユーザソフトウェア68
ミ ス125

命令デコードユニット2	BD ピット168
メインルーチン66	BLD 386 ······150
メモリ管理9	BND 386 ·····159
メモリ管理機能1	BS ピット168
メモリ管理サポート機能6	BTビット168
メモリ管理をサポートする機能14	Bピット87, 168
メモリ保護機能1	
メモリ割り当て9	CALL147
	CALL 命令······189
ラ 行	CLTS105
リアルタイム環境66	COMM194
リアルモード	CPL41
リセット信号152	CR 0114
リニアアドレス2, 165	CR 2121
	CR 3114
例 外	
例外#14121	DPL40, 147
例外処理ルーチン66	DR 0~DR 3164, 165
	DR 0~DR 7164
ローカル空間68	DR 6164
ローカル空間の分離72	DR 6 レジスタ168
ローカルメモリ69	DR 7 ······164, 166
ロケーション26,30	Dビット19, 20, 119, 182
ローダ113	
ロード可能なモジュール159	EAX3
論理番地2,9	EM106
	ENTER 命令 ······173
7 行	ENTRY147
割り込み58, 59, 66	EPL (Effective Privilege Level)98
割リ込みゲート57	ET106
割り込みベクタ60	
アルファベット	FS3, 9
a ビット ······121	GATE147
A ピット ···········112, 118	GDT (Global Descriptor Table)
112,110	13, 70, 148
	13, 70, 140

GDTR13, 71	MOV CRn, r 32 ······105
GD フィールド167	MOV DRn, r 32 ······105
GEとLEフィールド167	MOV FS, AX17
S3.9	MOV r 32, CRn105
Gと L フィールド166	MOV r 32, DRn105
Gピット19	MOV r 32, TRn ······105
	MOV TRn, r 32 ······105
HIT125	MP106
HLT105	
	NT ·····84
/O 番地ピットマスク ·····107	NT ピット84
DT33, 57, 59	
DTR59	OBJECT148
NT と INTO 命令191	os7, 36
OPL107	OSグループ38
MP 命令 ······89, 190	PE105
	PE ピット153
_AR 命令 ······104	PG ·····105
LDT (Local Descriptor Table)	PG ビット114
13, 70, 148	Pビット ········112, 118, 121
LDTR13, 71	
LEAVE 命令 ······173	R/W ビット118
LEN フィールド166	RF フラグ169
LGDT 命令 ······101	RPL(Requested Privilege Level)
L1DT 命令 ······101	13, 41, 98
LLDT 命令 ······102	RW フィールド166
_MSW105	R ビット19, 31
LRU (Least Recently Used) ······125	
LSL 命令 ······104	SEGMENT146
LTR 命令 ······102	SGDT 命令 ······101
ピット121	SHUTDOWN64
	S1DT 命令 ······101
MISS125	SLDT 命令 ······102
MOV AH, FS: ALPHA18	SMSW 命令 ······105
MOV AX, DATA ·····17	STACK SEG145

	*	51
STACKS148	TSSR	75
STR 命令 ······102		
	U/S ビット	118
TABLE147	USE 16	184
TASK148	USE 32	184
TI ビット13		
TLB (Translation Lookasibe Buffer)	VERR 命令 ·····	103
123	VERW 命令	103
TR75	VM	130
TR 6127		
TR 7127	wc	147
TS106	₩ ピッ ト	20, 31
TSS (Task State Segment)50, 74		,



著 者 略 歴

W. B. スルヤント

珥

(William Bambang Surjanto)

昭和42年 東京大学工学部電気工学科卒

昭和44年 東京大学大学院工学系研究科

修士课程修了

General Electric Co. Rockwell International Corp.

を経て

在 インテルジャパン株式会社

図解32ピットマイクロコンピュータ 80386 の 使 い 方

◎ W. B. スルヤント 1987

昭和 62 年 11 月 15 日 第 1 版第 1 刷発行 平成 4 年 6 月 10 日 第 1 版第 7 刷発行

者 H. B. スルヤント

発行者 株式会社 オ - ム 社 代表者 佐 藤 政 次

発行所 株式会社 オ - ム 社 郵便番号 101

東京都千代田区神田錦町 3-1 振 替 東 京 6 20018 電 話 03(3233)0641(代表)

Printed in Japan


印刷 中央印刷 製本 司 巧 社 落丁・乱丁本はお取替えいたします

イ コ ン 入 門 心 得 帖 平松・森本共著 四六判 マイコン実験と工作マニュアル 北川一雄著 A 5 W 続・マイコン実験と工作マニュアル 北川一雄著 A 5 W 鈴木·磯沼共編 中略·德田共編 マイコン応用技術者標準テキスト(改訂版) B 5 判 大原茂之著 図解 初めてマイコンを学ぶ人のために A 5 判 図解マイコンの基礎知識 矢 田 光 治 著 A 5 判 マイクロコンピュータ入門テキスト 湯田・伊藤共著 A 5 判 図解 マイコンのためのアセンブラ入門 大原、倉田共著 A 5 判 マイクロコンピュータ PL/M 入 小牧、大條 佐々木·坂本 A 5 判 早稲田大学編選の一、東西 ポケットコンピュー 9 A 5 判 マイクロコンピュータの基礎 矢 田 光 治 者 A 5 判 制御用マイコンの作り方、使い方 北川一雄著 B5判 制御用マイコンのプログラミング 北川一雄岩 B 5 料 エンジェア 絵ときマイクロコンピュータ 吉本久泰著 A5判 先生のための マ イ コ ン 教 室 末武国弘監修 B 5 料 Z-80機械語によるプログラムと制御 中山 章著 A 5 判 図解マイクロ Z-80 の 使い 方 横田英一省 A5判 図解マイクロ 続 Z・80 の使い方 備田 英一 者 B5判 図解マイクロ Z-80 アセンブラブログラミング入門 湯田・伊藤共著 A 5 相 8085 Z 80 図解マイコンアセンブラ入門 桐山清客 B 5 料 図解 16 ピットマイクロ コンピューナ8086 の使い方 非出裕巳著 A5判 図解 16 ビットマイクロ M C 68000の使い方 小島 進著 A 5 判 図解 PC-9800 シリーズの使い方 佐藤達男著 B5判

マイクロコンピュータ基礎講座(石井治、相磯秀夫監修・A5判・全5巻)

- ①マイクロコンピュータアーキテクチャ 飯塚 峯 他編
- ②入出力制御とシステム構成 超点・松本共著
- ③ソフトウェアとプログラミング 可児賢二編著
- ④デバイスと実装技術大表良一著
- ⑤ テストと信頼性樹下行三編著





図解コンピュータシリーズ

江村灘朗 監修

ATTEMPORAL PROFESSIONAL DESCRIPTION OF SCHOOL OF STREET, THE STREE コンピュータシステム入門 (改訂2版) 江村教師·野津 田 共著 (A5-p 268) ハードウェア・システム入門 江村規則 替 (A5·p.216) FORTRAN入門 奈子の成章 著 (A5·0.23C) COBOL 入門 遊客成享 著 (A5-p.350) PL/IAPS 光吉民里 暮 (A5·p.244) PASCAL プログラミング入門 三於南東·市川場男 共著 (A5·0.264) BASIC プログラミング入門 次約2億:平山鮮天 W (A5:p.354 アセンブラブログラミング入門 単下字2・前田忠孝 共春 (B5·p.380) APL APS 金子書站 署 (A5:p.236) 日本語 APL 入門 平吨等于 图 (A5-p.236) 簡易照会言語入門 競外アータベースシステム 印刷を行 著 (A5・p.228) ストラクチャード・プログラミング入門 (改訂2版) 國際競斗 著 (A5-0.258) オペレーティング・システム入門 近村期前 書 (A5-p.176) ファイル編成入門 山谷正己 著 (A5·p.184) データベース入門 支討2板) 機構合介 著 (A5-b.228) 仮想記憶システム入門 ш8≣2 ¥ (A5·p.140) エキスパートシステム入門 平尼場行 著 (AS-0.176 情報通信システハ入門 1島明- 著 (A5·p.244) テータ通信システム入門 .お打2位: 保坂世界 卵電・石板充弘 電 IA5-0.270) FDP システム設計入門 常保 香港 (A5-p.204) オフィスコンピュータ入門 係田勝臣・葛沢田三 共著 (A5·0.202 オフィスオートメーション入門 (3月2%) 中村 表 書 (A5-p.238) RPG プログラミング技法 野口正郎 著 (85-0.232) プログラム流れ図の作成技法 江村開朗・野倉 田 共著 (85-0.358) 対話式計算システムの活用技法 甲尾種·5 書 (85-p262) プログラム開発管理 (改計2板) 國友義ス 著 (B5·p.218) 仮想計算機システム 山岩正己 **智** (B5·p.304) 多重仮想記憶オペレーティングシステム 銀田 # # (B5·p.228) コンピュータとアプリケーション 未分表末 有 (B5-p.236) テータベース テータ適信プログラミング 車電車行 **8** (85-p.220 データベースシステムとデータモデル 格電見介 器 (B5-p.242)

